[发明专利]基于GaAsBi-Ga(In)AsN材料的交错型异质结隧穿场效应晶体管

说明书

技术领域

本发明属于微电子器件技术领域，特别涉及一种交错型异质结隧穿场效应晶体管，可用于大规模集成电路。

背景技术

随着集成电路技术的迅猛发展，芯片特征尺寸在不断缩小，单个芯片上集成度不断提高，因此带来的功耗损失成为关键性难题。据ITRS数据显示，特征尺寸减小到32nm节点时，功耗会是预计趋势的8倍，即在小的特征尺寸下，传统MOS器件将因功耗损失严重而不能满足性能需求。与此同时，随着特征尺寸的减小，MOSFET面临着室温下亚阈摆幅无法突破60mv/decade的限制。基于压控带间量子隧穿机制的隧穿场效应晶体管TFET因其采用不同于传统MOSFET器件的工作机理，因而不受MOSTET亚阈摆幅的限制，并且可以有效的降低功耗。当前，对于TFET而言，最为关键性的问题是增大隧穿几率进而提升隧穿电流，材料工程和能带工程备受广大研究者的关注，期望利用材料工程和能带工程解决这一难题。在理论上和实验中已经证明：交错型异质结TFET与同质结TFET相比，由于其可以实现更小的有效禁带宽度，从而可以具有更高的隧穿电流及更为优良的器件性能。

III-V族材料因其具有高的电子迁移率，并且材料种类较为丰富，容易实现异质结，成为人们研究的热点，现已成功制备了许多高性能TFET器件。目前已经涉及的III-V族材料制备的TFET，由于其无法形成交错型异质结，隧穿几率较低，造成导通电流较小，或者构成交错型异质结，但组成材料自身为窄带隙材料，导致漏电流过高，很难达到性能要求。

发明内容

本发明的目的在于针对常见III-V族材料制备TFET时所存在的不足，并结合Ga(In)AsN、GaAsBi材料自身特有的性质，提供一种GaAsBi-GaAs(In)N交错型异质结隧穿场效应晶体管及其制备方法，以降低隧穿势垒，增大隧穿电流，同时减小漏电流，提高器件的整体性能。

本发明的技术方案是这样实现的：

一、技术原理：

根据材料特性研究表明，在常见III-V族材料GaAs中引入N或Bi组分，可以有效改善材料性质，而且N和Bi元素对GaAs材料的影响相异。向GaAs中掺入N元素后，主要使GaAs导带位置迅速下移，而掺入Bi元素主要使GaAs的价带位置上移，根据固体能带排列原理，Ga(In)AsN/GaAsBi可以形成良好的交错型异质结，拥有小的可调谐的有效禁带宽度，从而降低势垒，提升隧穿几率，增加导通电流。而且GaAsBi和Ga(In)AsN材料在Bi和N组份相对较高时仍然具有较大的禁带宽度，从而可以有效降低漏电流，提升器件整体性能。

二、器件结构

根据此原理本发明的GaAsBi-Ga(In)AsN材料交错型异质结隧穿场效应晶体管，包括：衬底、漏极、沟道、源极、氧化层薄膜及栅电极；漏极、沟道和源极在衬底上依次由下至上竖直分布，且氧化层薄膜与栅电极由内而外环绕覆盖在沟道的四周，其特征在于：漏极和沟道均采用通式为GaAs_1-yBi_y的复合材料，源极采用通式为Ga(In)As_1-xN_x的复合材料，以在源极Ga(In)AsN与沟道GaAsBi之间的界面处形成交错型异质隧穿结，其中y为Bi组分，0≤y≤0.1，x为N组分，且0<x≤0.09。

制作上述本发明器件的方法，包括如下步骤：

1)利用分子束外延工艺，在GaAs衬底(1)上生长Bi组分为0～0.1的GaAsBi复合材料，形成漏极层；

2)利用分子束外延工艺，在GaAsBi源极层上生长Bi组分为0～0.1的GaAsBi复合材料，形成沟道层；

3)利用分子束外延工艺，在GaAsBi沟道层上生长N组分为0～0.09的Ga(In)AsN复合材料，形成源极层；

4)利用刻蚀工艺，将源极层，沟道层，漏极层四周的部分刻蚀掉，在中间形成源区、沟道区、漏区的竖直分布结构；

5)对源区、沟道区和漏区进行能量为20KeV的离子注入，即在源区中注入剂量为10¹⁹cm^-3的Te元素，形成N⁺掺杂的源极(4)，在沟道区中注入剂量为10¹⁵cm^-3的Te元素，形成N^-掺杂的沟道(3)，在漏区中注入剂量为10¹⁹cm^-3的Si元素，形成P⁺掺杂漏极(2)；