[发明专利]高灵敏度数字锁相环

权利要求书

1.一种数字锁相环，包括带通滤波器、第一数字混频器、第二数字混频器、数字本振、90度移相器、第一低通滤波器、第二低通滤波器、数字鉴相器、调制本振、第一同步检波器、第二同步检波器、第二移相器，带通滤波器接收来自外部的AD采样输入，带通滤波器的输出端分别与第一数字混频器和第二数字混频器连接，数字本振的第一输出端与第一数字混频器连接，数字本振的第二输出端通过90度移相器与第二数字混频器连接，第一数字混频器与第一低通滤波器连接，第二数字混频器与第二低通滤波器连接，第一低通滤波器和第二低通滤波器的输出端均与数字鉴相器连接，数字鉴相器的第三输入端与调制本振连接，数字鉴相器的输出端与数字本振连接，第一低通滤波器的输出端与第一同步检波器连接，第二低通滤波器的输出端与第二同步检波器连接，第二移相器的两个输出端分别与第一同步检波器和第二同步检波器连接，调制本振的输出端还与第二移相器连接，第一同步检波器和第二同步检波器输出信号；其特征在于：所述的带通滤波器、第一数字混频器、第二数字混频器、数字本振、90度移相器、第一低通滤波器、第二低通滤波器、数字鉴相器、调制本振、第一同步检波器、第二同步检波器、第二移相器均通过基于FPGA的微处理器实现。

2.根据权利要求1所述的一种数字锁相环，其特征在于：通过ISE软件实现所述FPGA开发的全部流程。

3.根据权利要求1或2所述的一种数字锁相环，其特征在于：所述的带通滤波器通过调用ISE软件的FIR CORE功能中的FIR滤波器功能，并进一步设置参数后实现，用于除去无用的信号分量。

4.根据权利要求1或2所述的一种数字锁相环，其特征在于：所述的第一数字混频器与第二数字混频器分别将从带通滤波器采集进入的数据与数字本振输出的数据直接进行相乘运算，并分别输出至第一低通滤波器与第二低通滤波器；所述的第一数字混频器与第二数字混频器通过ISE软件的乘法器实现。

5.根据权利要求1或2所述的一种数字锁相环，其特征在于：所述的第一低通滤波器和第二低通滤波器通过调用ISE软件的FIR CORE功能中的FIR滤波器功能，并进一步设置参数后实现，用于分别把混频后的两路基带信号提取出来同时滤除噪声。

6.根据权利要求1或2所述的一种数字锁相环，其特征在于：所述的数字本振通过调用ISE软件的DDS CORE功能中的DDS功能，并进一步设置参数后实现，用于及时地跟踪载波频率和相位的变化，保证载波频率能够解调出基带信号。

7.根据权利要求1或2所述的一种数字锁相环，其特征在于：所述的数字鉴相器采用FFT算法，快速找到频率，然后采用反正切函数，分析出相位数据，不但调整NCO的相位使之与计算出的相位无限制的逼近，最后得到相位一致，而且锁定；所述的FFT算法采用ISE软件的Fast Fourier Transform功能模块，并进一步设置参数后实现；所述的反正切函数采用ISE软件的CORDIC功能模块，并进一步设置参数后实现。

8.根据权利要求1或2所述的一种数字锁相环，其特征在于：所述的调制本振用于为和低通滤波器输出的基带信号鉴相提供一个本地振荡源；所述的调制本振通过ISE软件DDSCORE内核功能实现。

9.根据权利要求1或2所述的一种数字锁相环，其特征在于：所述的90度移相器是通过sin函数和cos函数实现90度移相实现，第二移相器通过ISE软件的DDS内核查表功能实现。