[发明专利]晶振驱动电路

说明书

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种晶振驱动电路。

背景技术

晶振驱动电路在集成电路中被广泛应用，如图1所示，是现有晶振驱动电路图； 图1中PMOS管MP1、MP2和MP3互为镜像组成顶端电流镜，NMOS管MN1、MN2和MN3 互为镜像组成底端电流镜，顶端电流镜和底端电流镜的PMOS管和NMOS管分别连接形 成3条电流路径，其中NMOS管MN3的源极和地之间连接电阻R1，NMOS管MN1和MN2 的源极接地；NMOS管MN1的漏极和栅极连接NMOS管MN2和MN3的栅极，连接点为节 点NBIAS。PMOS管MP1的栅极连接PMOS管MP3的漏极，连接点为节点PB2。PMOS管 MP2的漏极和栅极和PMOS管MP3的栅极连接在一起，连接点为节点PBIAS。

由顶端电流镜和底端电流镜组成一个环路，环路说明如下：如果从节点PB2处断 开，设PMOS管MP1的栅极为输入，PMOS管MP3和NMOS管的MN3的漏极为输出，则路 径：输入到PMOS管MP1到NMOS管MN1到NMOS管MN3和电阻R1到输出(即In_MP1_MN1_ (MN3+R1)_out)形成正反馈，而路径：输入到PMOS管MP1到NMOS管MN1到NMOS 管MN2到PMOS管MP2到PMOS管MP3到输出(即In_MP1_MN1_MN2_MP2_MP3_out)形成 负反馈；环路的总体是正反馈还是负反馈，由上述两条路径决定，环路要实现稳定输 出，则要求环路为负反馈，这需要通过调节NMOS管MN1和NMOS管MN2和NMOS管MN3 沟道的宽长比的比例即1:1：K和电阻R1的值实现。

节点NBIAS、PBIAS和PB2都为直流偏置，电源电压VDDA上电后，由PMOS管PM1 和NMOS管MN1组成的电流路径的电流和由PMOS管PM3和NMOS管MN3组成的电流路 径的电流成比例，而NMOS管MN1的栅源电压和NMOS管MN3的栅源电压不相等，利用 成比例的电流和栅源电压差能使由PMOS管PM1和NMOS管MN1组成的电流路径的电流 和电源电压无关，也即形成基准电流，由于镜像关系可知其它两条电流路径的电流也 和电源电压无关。

输出路径包括PMOS管MP4和NMOS管MN4，PMOS管MP4和PMOS管MP3呈镜像关 系，NMOS管MN4的漏极连接PMOS管MP4的漏极，NMOS管MN4的源极接地，反馈电阻 Rf连接在NMOS管MN4的漏极即节点X2和栅极即节点X1之间。晶振连接在NMOS管 MN4的漏极和栅极之间。

现有晶振驱动电路中，为了提高启动速度，需要在PMOS管MP4输出更大的启动 电流，但是启动电流增大后，为启动电流提供镜像偏置的基准电流源的各电流路径中 的电流会增加，这会增加电路的功耗。

发明内容

本发明所要解决的技术问题是提供一种晶振驱动电路，能提高晶振的启动速度， 同时还能降低电路的功耗。

为解决上述技术问题，本发明提供的晶振驱动电路包括：第一电流镜、第二电流 镜和输出路径。

所述第一电流镜包括互为镜像的第一PMOS管和第二PMOS管。

所述第二电流镜包括互为镜像的第一NMOS管和第二NMOS管。

所述第一PMOS管的漏极电流和所述第一NMOS管的漏极电流连接形成第一电流路 径。

所述第二PMOS管的漏极电流和所述第二NMOS管的漏极电流连接形成第二电流路 径。

所述第一NMOS管的源极接地，所述第二NMOS管的源极和地之间连接有第一电阻， 第二电阻连接在所述第一NMOS管的栅极和漏极之间，所述第一NMOS管的漏极和所述 第二NMOS管的栅极相连接。

所述第一电阻使所述第一NMOS管的栅源电压和所述第二NMOS管的栅源电压不相 等，利用所述第一NMOS管和所述第二NMOS管之间的栅源电压差以及所述第一电流路 径和所述第二电流路径的电流成比例的关系使所述第一电流镜和所述第二电流镜形 成一个稳定的负反馈环路并输出和电源电压无关的基准电流。

所述输出路径包括第三PMOS管和第三NMOS管，所述第三PMOS管和所述第二PMOS 管呈镜像关系。