[发明专利]一种测量存储器IP核管脚电容的方法及装置

说明书

本发明提供一种测量存储器IP核管脚电容的方法及装置。所述方法包括：抽取存储器IP核包含的各个子模块的RC网表；根据所述存储器IP核的拼接规则将所述各个子模块的RC网表拼接成第一RC网表，其中，所述第一RC网表为所述存储器IP核的RC网表；利用仿真工具对所述第一RC网表进行仿真，得到所述存储器IP核管脚电容的测量值。本发明能够快速测量出存储器IP核管脚电容。

技术领域

本发明涉及存储器编译技术领域，尤其涉及一种测量存储器IP核管脚电容的方法及装置。

背景技术

利用存储器编译器生成存储器IP(intellectual property，知识产权)核的过程中，需要测量存储器IP核的管脚电容来描述存储器IP核的管脚信息。现有的测量存储器IP核管脚电容的方法通常为提取存储器IP核的RC参数，其中，RC参数为寄生参数，其包括寄生电阻和寄生电容，然后通过仿真工具来测量存储器IP核的管脚电容，以验证所生成的存储器IP核的电路性能。

在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：

由于是对整个存储器IP核进行RC参数的提取，所以RC参数的提取速度非常慢，尤其是遇到大尺寸的存储器IP核时，可能出现RC参数根本无法提取；进一步地，即使RC参数能够提取，但是在使用仿真工具进行仿真时，由于仿真工具的处理数据量非常大，也会导致仿真速度非常慢，更甚者可能导致仿真失败。

发明内容

本发明提供的测量存储器IP核管脚电容的方法及装置，其能够实现存储器IP核管脚电容的快速测量，进而提高存储器IP核的电路性能的验证效率。

第一方面，本发明提供一种测量存储器IP核管脚电容的方法，包括：

抽取存储器IP核包含的各个子模块的RC网表；

根据所述存储器IP核的拼接规则将所述各个子模块的RC网表拼接成第一RC网表，其中，所述第一RC网表为所述存储器IP核的RC网表；

利用仿真工具对所述第一RC网表进行仿真，得到所述存储器IP核管脚电容的测量值。

可选地，在所述根据所述存储器IP核的拼接规则将所述各个子模块的RC网表拼接成第一RC网表之后，还包括：

对所述第一RC网表进行简化，得到第二RC网表；

所述利用仿真工具对所述第一RC网表进行仿真，得到所述存储器IP核管脚电容的测量值包括：利用仿真工具对所述第二RC网表进行仿真，得到所述存储器IP核管脚电容的测量值。

可选地，所述对所述第一RC网表进行简化，得到第二RC网表包括：

记录所述第一RC网表中顶层模块的输入管脚和输出管脚的信息；

依次删除所述第一RC网表中第二层至最低层中没有输入管脚或者输出管脚的模块；

根据预定的MOS管删除规则，删除经过上述删除步骤的剩余模块中不相干的MOS管，从而得到所述第二RC网表。

可选地，当所述MOS管为NMOS管时，所述预定的MOS管删除规则包括：

如果所述NMOS管中只有一个极与外部输入管脚连接，则切断所述NMOS管中未与所述外部输入管脚连接的另外两个极与其他MOS管的连接，并将所述NMOS管的另外两个极均连接至电源VDD；

如果所述NMOS管中有两个极与外部输入管脚连接，则将所述NMOS管分成只有一个极与外部输入管脚连接的两个子NMOS管，切断所述两个子NMOS管中未与对应的外部输入管脚连接的另外两个极与其他MOS管的连接，并将所述两个子NMOS管中的另外两个极均连接至电源VDD；