[发明专利]形成具有屏蔽栅极的碳化硅器件的方法

说明书

本公开涉及形成具有屏蔽栅极的碳化硅器件的方法，其中，提供了一种碳化硅半导体衬底，其具有彼此横向间隔开并且在主表面之下的多个第一掺杂区域，以及形成从主表面延伸到在第一掺杂区域之上的第三掺杂区域的第二掺杂区域。形成从主表面延伸到第一掺杂区域的第四掺杂区域。形成具有布置在第一掺杂区域中的一个区域的一部分之上的底部的栅极沟槽。对衬底应用高温步骤从而沿着沟槽的侧壁对碳化硅原子进行重排列并且在栅极沟槽中形成圆角。从衬底去除在高温步骤期间沿着栅极沟槽的侧壁形成的表面层。

技术领域

本申请总体上涉及在碳化硅衬底中的器件的形成，并且更具体地涉及用于形成具有电气屏蔽栅极结构的基于碳化硅的开关器件的技术。

背景技术

半导体晶体管，特别是诸如金属氧化物半导体场效应晶体管(MOSFET)和绝缘栅极双极型晶体管(IGBT)的场效应控制的开关器件已经被使用在诸如功率电源、功率转换器、电动汽车和空调的多种应用中。这些应用中的很多是高功率应用，其需要晶体管能够容受大量的电流和/或电压。

可具有高达数百伏特的电压闭锁能力和高于一安培的额定电流的功率晶体管可以实现为垂直MOS沟槽晶体管。在垂直晶体管中，栅电极可以布置于在半导体本体的垂直方向上延伸的沟槽中。栅电极与晶体管的源极、本体和漂移区电介质地绝缘并且在半导体本体的横向方向上与本体区域相邻。漏极区域可以毗连漂移区域，并且源极电极可以连接到源极区域。

碳化硅(SiC)作为功率晶体管的衬底材料提供了特定的优良特性。SiC的特定属性可以用来实现较之利用诸如硅的其他衬底材料的半导体器件而言在给定的导通电阻处具有更高的电压闭锁能力的功率晶体管。例如，SiC提供了具有2x 10⁶伏特/厘米(V/cm)的临界电场(即，在该处发生雪崩击穿的电场)，其高于传统的硅的临界电场。由此，可比较地配置的基于SiC的晶体管具有较之传统的基于硅的晶体管的雪崩电压而言更高的阈值。

虽然SiC提供了对于击穿电压来说的优良的属性，其同样提出了几个设计上的挑战。例如，在基于SiC的器件中，在SiC和栅极电介质(例如，SiO₂)之间的界面易于热氧化，其导致了在SiC中的缺陷。这些缺陷的一个后果是较低的电子迁移率和增加的导通电阻。此外，由于在沟槽蚀刻技术中的困难，在基于SiC的器件中的栅极沟槽的角落不均匀。结果是，在栅极沟槽的角落中提供具有均匀厚度的栅极电介质是困难的。这反过来又导致了在栅极沟槽的角落中的增加的电场，其使得器件更容易受故障影响。如果在SiC中的电场接近临界电场，则在栅极电介质中的电场可能以2.5的因数而增加。由此，为了充分地利用SiC的有益的雪崩击穿属性的优势，应当采用恰当的方法来将栅极电介质与SiC材料所容受的大电压相屏蔽。

需要提供SiC技术中的在沟道区域中具有最小缺陷的功率晶体管以及最低成本的屏蔽的栅极结构。

发明内容

公开了一种形成半导体器件的方法。根据一个实施例，该方法包括形成碳化硅半导体衬底，其具有彼此横向间隔开并且在衬底的主表面之下的多个第一掺杂区域、从所述主表面延伸到在所述第一掺杂区域之上的第三掺杂区域的第二掺杂区域、以及在衬底中的从主表面延伸到第一掺杂区域的第四掺杂区域。第二区域具有第一传导类型，并且第一掺杂区域、第三掺杂区域和第四掺杂区域具有第二传导类型。衬底为退火的衬底，从而激活在第二掺杂区域、第三掺杂区域和第四掺杂区域中的杂质原子。形成栅极沟槽，所述栅极沟槽延伸通过第二掺杂区域和第三掺杂区域并且具有布置在第一掺杂区域中的一个区域的一部分之上的底部。在非氧化物和非氮化物形成的氛围中对衬底应用高温步骤，从而沿着栅极沟槽的侧壁对碳化硅原子进行重排列并且形成在栅极沟槽的底部和侧壁之间的圆角。从衬底去除在高温步骤期间沿着栅极沟槽的侧壁形成的表面层。