[发明专利]静态随机存取存储器

说明书

本发明公开一种静态随机存取存储器，包括至少一个静态随机存取存储单元。静态随机存取存储单元的栅极布局包括第一至第四条状掺杂区、凹入式栅极线、第一栅极线及第二栅极线。第一至第四条状掺杂区依序设置于基底中且彼此分离。凹入式栅极线相交于第一至第四条状掺杂区。第一至第四条状掺杂区在与凹入式栅极线的相交处断开。第一栅极线相交于第一条状掺杂区与第二条状掺杂区。第一条状掺杂区与第二条状掺杂区在与第一栅极线的相交处断开。第二栅极线相交于第三条状掺杂区与第四条状掺杂区。第三条状掺杂区与第四条状掺杂区在与第二栅极线的相交处断开。

技术领域

本发明涉及一种存储器，且特别是涉及一种静态随机存取存储器。

背景技术

随机存取存储器(Random Access Memory，RAM)为一种挥发性的(volatile)存储器，而广泛的应用于信息电子产品中。一般而言，随机存取存储器包括静态随机存取存储器(Static Random Access Memory，SRAM)与动态随机存取存储器(Dynamic Random AccessMemory，DRAM)。

静态随机存取存储器对于数据处理的速度较快，且其制作工艺可与互补式金属氧化物半导体晶体管(Complementary Metal Oxide Semiconductor，CMOS)的制作工艺整合在一起，因此静态随机存取存储器的制作工艺较为简易。

然而，现有的静态随机存取存储器的缺点为存储单元所占的面积大，而无法有效地提高元件集成成度。因此，如何进一步缩小静态随机存取存储单元的尺寸为目前积极发展的目标。

发明内容

本发明提供一种静态随机存取存储器，其可有效地缩小静态随机存取存储单元的尺寸。

本发明提出一种静态随机存取存储器，包括至少一个静态随机存取存储单元。静态随机存取存储单元的栅极布局包括第一条状掺杂区、第二条状掺杂区、第三条状掺杂区与第四条状掺杂区、凹入式栅极线(recessed gate line)、第一栅极线及第二栅极线。第一条状掺杂区、第二条状掺杂区、第三条状掺杂区与第四条状掺杂区依序设置于基底中且彼此分离。凹入式栅极线相交于第一条状掺杂区、第二条状掺杂区、第三条状掺杂区与第四条状掺杂区。第一条状掺杂区、第二条状掺杂区、第三条状掺杂区与第四条状掺杂区在与凹入式栅极线的相交处断开。第一栅极线相交于第一条状掺杂区与第二条状掺杂区。第一条状掺杂区与第二条状掺杂区在与第一栅极线的相交处断开。第二栅极线相交于第三条状掺杂区与第四条状掺杂区。第三条状掺杂区与第四条状掺杂区在与第二栅极线的相交处断开。

依照本发明的一实施例所述，在静态随机存取存储器中，第一条状掺杂区与第四条状掺杂区可具有第一导电型，且第二条状掺杂区与第三条状掺杂区可具有第二导电型。

依照本发明的一实施例所述，在静态随机存取存储器中，凹入式栅极线的顶表面可低于基底的顶表面。

依照本发明的一实施例所述，在静态随机存取存储器中，第一栅极线可为平面式导线(planar conductive line)或凹入式导线(recessed conductive line)。

依照本发明的一实施例所述，在静态随机存取存储器中，第二栅极线可为平面式导线或凹入式导线。

依照本发明的一实施例所述，在静态随机存取存储器中，位于凹入式栅极线与第一栅极线之间的第一条状掺杂区与第二条状掺杂区可通过第一连接构件而电连接。

依照本发明的一实施例所述，在静态随机存取存储器中，第一连接构件可为狭缝接触窗(slit contact)或导线与接触窗的组合。

依照本发明的一实施例所述，在静态随机存取存储器中，第二栅极线可电连接至第一连接构件。