[发明专利]一种基于FPGA的多模式图像显示控制方法

说明书

本发明涉及一种基于FPGA的多模式图像显示控制方法，该方法包括如下步骤：1)FPGA中的显示模式和显示通道信息接收判断模块根据内部状态寄存器中的显示模式和显示通道信息，判断当前图像数据输入通道及显示模式；2)根据当前图像数据输入通道及显示模式，将图像数据和控制信号进行相应的格式编码，并输出显示。本发明的方法解决了传统的显示方式显示模式单一或在进行多模式显示时采用CPU进行处理占用大量的运算资源，严重影响系统实时处理能力的弊端。

技术领域

本发明涉及机载图像处理中的显示控制技术，具体涉及一种基于FPGA的多模式图像显示控制方法。

背景技术

目前越来越多的机载火力控制系统和光电探测系统配备多路传感器进行探测来提高系统的性能，这就要求对应的图像处理模块需要具备能够显示多路传感器图像和具备多种工作模式下的图像显示能力。传统的显示方式很难在一路显示DA上实现多种显示模式的控制切换，或者采用CPU进行处理占用大量的运算资源，严重影响系统的实时处理能力。

发明内容

本发明提供了一种基于FPGA的多模式图像显示控制方法，旨在解决传统的显示方式在进行多模式显示时采用CPU进行处理占用大量的运算资源，严重影响系统的实时处理能力的问题。

为解决上述技术问题，本发明的基于FPGA的多模式图像显示控制方法包括如下步骤：

1)FPGA中的显示模式和显示通道信息接收判断模块根据内部状态寄存器中的显示模式和显示通道信息，判断当前图像数据输入通道及显示模式；

2)根据当前图像数据输入通道及显示模式，将图像数据和控制信号进行相应的格式编码，并输出显示。

所述内部状态寄存器为8位，用于存储当前需要显示的通道和显示模式状态标志。

当需要进行字符叠加显示时，按照行列地址读取预先存储在FPGA内部存储器中的叠加标记字符，对于叠加标记字符位，显示数据为‘255’，否则，显示步骤2)中经过格式编码后的图像数据。

叠加标记字符在FPGA内部存储器中的存储过程为：显示叠加标记字符的位用‘1’表示，用行有效、像素时钟生成像素时钟计数，像素时钟作为计数信号，行同步作为清零信号，生成的计数器作为像素列地址，用帧有效、行有效生成行计数，行有效作为计数信号，帧有效作为清零信号，生成的计数器作为行地址。

本发明的有益效果：该方法通过FPGA内部丰富资源实现图像格式编码和显示通路切换，实现了多种显示模式的切换，解决了传统的显示方式显示模式单一或在进行多模式显示时采用CPU进行处理占用大量的运算资源，严重影响系统实时处理能力的弊端。

附图说明

图1为本实施例中内部寄存器标志位示意图；

图2本实施例中显示控制示意图；

图3本实施例中显示格式编码示意图；

图4本实施例中图像数据输出显示示意图。

具体实施方式

下面结合附图，对本发明的技术方案作进一步详细说明。

图像显示控制的FPGA实现主要由3个部分组成：显示模式和显示通道信息接收判断切换控制、显示格式编码、字符标记叠加控制。

实现方式为：1)FPGA中的显示模式和显示通道信息接收判断模块根据内部状态寄存器中的显示模式和显示通道信息，判断当前图像数据输入通道及显示模式；

2)根据当前图像数据输入通道及显示模式，将图像数据和控制信号进行相应的格式编码，并输出显示。

下面纤细阐述上述步骤：