[发明专利]CMOS器件的形成方法

说明书

一种CMOS器件的形成方法，包括：提供基底，所述基底表面形成有层间介质层，且位于第一区域的层间介质层内具有第一开口，位于第二区域的层间介质层内具有第二开口；在第一开口底部和侧壁表面、以及第二开口底部和侧壁表面形成栅介质层；在第一开口内填充满填充层；在第二开口内的栅介质层表面形成第一功函数层，第一功函数层还位于填充层表面；在第一功函数层表面形成填充满第二开口的第一栅电极层；去除填充层，暴露出第一开口内的栅介质层表面；在第一开口内的栅介质层表面形成第二功函数层；在第二功函数层表面形成填充满第一开口的第二栅电极层。本发明使得形成第二栅电极层工艺的填孔性能得到改善，进而提高形成的CMOS器件的性能。

技术领域

本发明涉及半导体制作技术领域，特别涉及一种CMOS器件的形成方法。

背景技术

集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(MOS晶体管)。随着集成电路制作技术的不断发展，半导体器件技术节点不断减小，半导体器件的几何尺寸遵循摩尔定律不断缩小。当半导体器件尺寸减小到一定程度时，各种因为半导体器件的物理极限所带来的二级效应相继出现，半导体器件的特征尺寸按比例缩小变得越来越困难。其中，在半导体制作领域，最具挑战性的是如何解决半导体器件漏电流大的问题。半导体器件的漏电流大，主要是由传统栅介质层厚度不断减小所引起的。

当前提出的解决方法是，采用高k栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入，减小了半导体器件的漏电流。

尽管高k金属栅极的引入能够在一定程度上改善半导体器件的电学性能，但是现有技术形成的半导体器件的电学性能仍有待提高。

发明内容

本发明解决的问题是提供一种CMOS器件的形成方法，形成具有不同功函数的栅极结构，且栅极结构中栅电极层的填孔性能高，从而改善形成的CMOS器件的电学性能。

为解决上述问题，本发明提供一种CMOS器件的形成方法，包括：提供基底，所述基底包括第一区域和第二区域，且所述第一区域和第二区域的区域类型不同，所述基底表面形成有层间介质层，且位于第一区域的层间介质层内具有第一开口，所述第一开口暴露出第一区域部分基底表面，位于第二区域的层间介质层内具有第二开口，所述第二开口暴露出第二区域部分基底表面；在所述第一开口底部和侧壁表面、以及第二开口底部和侧壁表面形成栅介质层；在形成所述栅介质层之后，在所述第一开口内填充满填充层；在所述第二开口内的栅介质层表面形成第一功函数层，所述第一功函数层还位于填充层表面；在所述第一功函数层表面形成填充满所述第二开口的第一栅电极层；去除高于所述填充层表面的第一栅电极层以及第一功函数层；去除所述填充层，暴露出第一开口内的栅介质层表面；在所述第一开口内的栅介质层表面形成第二功函数层，所述第二功函数层还位于第一栅电极层表面，且所述第二功函数层与第一功函数层的材料功函数类型不同；在所述第二功函数层表面形成填充满第一开口的第二栅电极层；去除高于所述第一栅电极层的第二栅电极层以及第二功函数层。

可选的，所述填充层的材料为ODL材料、BARC材料或DUO材料。

可选的，采用旋转涂覆工艺形成所述填充层。

可选的，采用灰化工艺去除所述填充层。

可选的，去除所述填充层的工艺步骤包括：在所述第一栅电极层表面形成掩膜层；接着，去除所述填充层；在去除所述填充层之后，去除所述掩膜层。

可选的，所述栅介质层包括界面层以及位于界面层表面的高k栅介质层。

可选的，所述界面层的材料为氧化硅；所述高k栅介质层的材料为HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO₂或Al₂O₃。