[发明专利]自适应性调整编码方式的方法及其数字校正电路

说明书

一种自适应性调整编码方式的方法及其数字校正电路。所述方法适用于连续逼近式模拟数字转换器中，其中所述方法可先根据所获知到的已完成的比较周期的个数，来决定是否对于各数字位所相应的二进制权重进行调整，并且以藉此进行编码及整合来产生出一第一编码序列。接着，对于上述第一编码序列则直接地进行关联于未完成的比较周期的补偿，以藉此产生出正确的数字输出码。

技术领域

本发明是有关于一种自适应性调整编码方式的方法及其数字校正电路，且特别是适用于连续逼近式模拟数字转换器(successive-approximation-register ADC，SAR ADC)的一种自适应性调整编码方式的方法及其数字校正电路。

背景技术

模拟数字转换器(analog-to-digital converter，ADC)具有多种类形的架构，例如：快闪式(flash)、管路式(pipelined)或连续逼近式(SAR)等。这些架构各有各的优缺点，且通常会是依据不同的应用需求来选定使用。其中，近年来尤以消耗较低功率、较小面积及较低成本的SAR ADC最为广泛应用。

传统上，连续逼近式模拟数字转换器采用的是二元搜寻算法(binary searchalgorithm)来得到与输入模拟信号相匹配的数字输出码。在转换过程中，根据每一次比较器的比较结果，连续逼近式模拟数字转换器中的数字模拟转换电路通常都需要增加或减掉一个二进制比例的电压，并且直到最后一个所需的比较周期(cycle)完成后，输入信号与参考电压的差距将会小于一个最低有效位(least significant bit，LSB)。

然而，在不同的制程电压温度(process voltage temperature，PVT)偏移下，对于连续逼近式模拟数字转换器的转换时间则有可能地产生出部分的变化差异。举例来说，当制程电压温度偏移造成其转换时间缩短时，将可能使得此连续逼近式模拟数字转换器无法于给定的时间内，顺利完成至最后一个所需的比较周期(亦即，实际所完成的比较周期的个数小于某一预期的数量)，因此将连带地导致其输出结果的不正确。

有鉴于此，如何改善制程电压温度偏移对于连续逼近式模拟数字转换器的转换时间所造成的异常变化，并且使得在完成不同的比较周期个数下仍可具有正确的输出结果，确为所属领域亟需解决的问题。

发明内容

本发明实施例提供一种自适应性调整编码方式的方法，适用于一连续逼近式模拟数字转换器中，其中此连续逼近式模拟数字转换器包括至少一电容数组、比较器、连续逼近式控制逻辑电路及数字校正电路，此电容数组由相互并联的N个切换电容及M个冗余电容所组成，且此连续逼近式控制逻辑电路用以依序根据比较器的输出结果，来相应地解析出一数字位序列。所述方法包括如下步骤。令此数字校正电路检测出此连续逼近式控制逻辑电路对于一模拟信号所已完成的比较周期的个数，并以藉此作为一第一检测值，且令此数字校正电路获取得到此连续逼近式控制逻辑电路所相应解析出的数字位序列。令此数字校正电路判断此第一检测值是否等于(N+M)，并且若在此第一检测值并不等于(N+M)时，则进而令数字校正电路判断此第一检测值是否大于等于一预设阈值。若在此第一检测值大于等于预设阈值时，则令此数字校正电路调整一编码法则，使得此数字校正电路用以根据经调整后的编码法则，来产生出对应于此模拟信号的一数字输出码。其中N为大于1的正整数，且M为大于等于1的正整数。