[发明专利]半导体装置及其制造方法

说明书

本发明包括一种半导体装置及其制造方法，该半导体装置包括：一第一基材，具有一第一内连线结构；以及一第二基材，具有一第二内连线结构，该第一内连线结构连接该第二内连线结构，该第一内连线结构的第一宽度与该第二内连线结构的第二宽度不同。本发明提供一种用于使一基材与另一基材接合的凸块结构。一导电柱体形成于第一基材上，以使此导电柱体具有与一第二基材的接触表面不同的宽度。在一实施例中，第一基材的导电柱体为梯形或具有锥形侧壁，因而提供底部部分较顶部部分宽的导电柱体。所述基材均可为集成电路芯片、转接板、印刷电路板、高密度内连线或其类似物。本发明可减低关于交界处应力所产生的脱层问题。

本申请是申请号为201010546183.9、申请日为2010年11月10日、发明名称为“半导体装置及其制造方法”的发明专利申请的分案申请。

技术领域

本发明涉及集成电路、半导体装置及其制造方法，尤其涉及用于半导体芯片的凸块结构。

背景技术

自集成电路发明以来，由于各种电子元件(例如晶体管、二极管、电阻、电容等)的集积度持续改良，半导体产业已经历快速的成长。主要来说，这些集积度的改良来自重复地缩减元件最小尺寸，而使更多元件能整合至单位面积中。

这些集积度的改良本质上仍在二维(2D)中，集成电路所占据的体积基本上仅在半导体晶片的表面上。虽然光刻技术的大幅改良使二维集成电路的制造仍为可行，但在二维中所能达到的密度仍有其物理限制。限制之一即为制造这些元件所需的最小尺寸。此外，当置入更多元件至同一芯片中，需要更复杂的设计。

为了增加集成密度，已发展出三维集成电路。在三维集成电路的一般工艺中，两个芯片互相接合，且在每一芯片与基材上的接触垫之间形成电性连接。例如，其中一种方法包含将两芯片的顶部相互接合。接着，将此堆叠芯片与承载基材接合，并以导线电性连接每一芯片上的接触垫至承载基材上的接触垫。然而，此方法需要较芯片大的承载基材以作导线连接。

近来有更多方法聚焦在倒装芯片内连线及导电球/凸块的使用，以在芯片及其下的基材之间形成连接，因而在相对较小的封装体中具有较高的导线密度。此情况下，于一表面上形成导电凸块，并与其他表面上的立柱或垫直接接触。然而，在相对表面的接触点之间经常产生错位(misalignment)。错位可造成接触点之间的短路及/或装置的损坏。

此外，材料的不同及其所对应的热膨胀系数不同产生应力于其交界处，应力会使交界处(joint)破裂及/或造成其他问题，例如介电层的脱层问题。

发明内容

为了解决现有技术的问题，本发明提供一种半导体装置，包括：一第一基材，具有一第一内连线结构；以及一第二基材，具有一第二内连线结构，该第一内连线结构连接该第二内连线结构，该第一内连线结构的第一宽度与该第二内连线结构的第二宽度不同。

本发明也提供一种半导体装置，包括：一第一基材，具有一第一导电柱体，该第一导电柱体具有一第一宽度W₁；一第二基材，具有一接触表面，该接触表面具有一第二宽度W₂，其中该第一宽度W₁小于该第二宽度W₂；以及一导电材料，连接该第一导电柱体及该接触表面。

本发明还提供一种半导体装置的制造方法，包括：提供具有一第一内连线结构形成于其上的一第一基材，该第一内连线结构具有一第一宽度；提供具有一第二内连线结构形成于其上的一第二基材，该第二基材具有与该第一宽度不同的一第二宽度；以及连接该第一基材的该第一内连线结构及该第二基材的该第二内连线结构。

本发明可减低关于交界处应力所产生的脱层问题。

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合所附附图，作详细说明如下：

附图说明