[发明专利]基于插装标签的核间协同多线程PMU事件监测方法

说明书

技术领域

本发明涉及计算机技术领域，更具体地说，本发明涉及一种基于插装标签的核间协同多线程PMU事件监测方法。

背景技术

硬件体系结构的设计者为了评测他们的结构设计，在处理上植入了很多硬件性能计数器，这种做法也为利用硬件支持来分析程序的性能影响因素提供了可能。随着处理器设计的不断改进和性能的不断提升，现代处理器大都集成了一类特殊的硬件性能监测单元，即PMU(performancemonitoringunit，称为“性能监视单元”或“硬件性能计数器”)，来收集处理器中的性能事件。

例如，如果发生一次指令Cache(高速缓存)脱靶事件，则PMU的相应寄存器通过加一来记录这一事件。借助PMU的监测功能，能够揭示处理器中发生的实际性能事件，通过对这些性能事件的统计和分析，程序员可以了解到不同的程序编码方式会产生怎样的底层硬件行为。同时，根据这些行为，能够进一步分析是什么硬件事件影响了程序的性能，从而指导程序员进行算法层面的程序改进，并且提示编译器进行代码优化，进而帮助操作系统实现更高效的资源管理。

在实际开发过程中，系统的很多优化策略都用到了PMU监测数据。借助PMU的性能监测功能，系统可以为用户提供比较全面的底层运行时信息。在效果方面，由于PMU的监测数据可以真实反映程序在特定硬件平台上的实际运行效果，因此利用PMU机制优化程序性能有很多天然的优势。

随着众核处理器逐渐成为高性能计算的主要设备，如何发挥出众核处理器的硬件潜力，性能监测技术起着越来越重要的作用。以龙芯3A平台为例，现有技术利用性能计数器实现了一款单进程采样的性能分析工具Tprofiler，其实现分为两个模块：前端和后端。其中前端运行于用户层，负责分析后端收集的性能信息，指导程序员优化代码；后端运行于内核层，负责控制性能计数器，收集程序运行过程中产生的硬件事件信息。

然而，上述现有的在众核处理器上的协同性能监测技术，有以下问题：首先，因为各自监测，数据分布，协同时需要复杂的通信；其次，每个监测点存在一定的开销，大量线程同时监测存在一定的开销。

具体地，一般而言，传统的针对单核、多核处理器的性能监测往往是各个处理器核自行利用各个处理器核的PMU进行单独性能监测，这就只能反映某个处理器核的性能使用效率，并不能反映整个处理器的性能使用状况，为了综合反映整个处理器的性能，需要某种片上数据交互机制将这些监测数据进行信息聚合，形成整体统一的性能监测效果，达到真实有效地反映处理器的整体性能使用效率。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，针对一种异构众核处理器，提供一种具有低开销而且轻量级的多线程协同性能监测技术。

为了实现上述技术目的，根据本发明，提供了一种基于插装标签的核间协同多线程PMU事件监测方法，所述核间协同多线程PMU事件监测方法用于异构众核处理器，异构众核处理器包括用于执行计算操作的运算核心和用于执行控制和服务操作的运算控制核心。

所述核间协同多线程PMU事件监测方法包括：运算控制核心设置各个运算核心上运行的线程所关心的性能事件；初始化各个运算核心上运行的线程的PMU；在各个运算核心上运行的线程上插装标签；运算控制核心在后台透明地收集各个运算核心上运行的线程上的插装标签所实时返回的数据；运算控制核心集中整理分析返回的数据以执行性能监测。

优选地，所述基于插装标签的核间协同多线程PMU事件监测方法还包括：根据数据分析结果形成性能计数事件记录。

优选地，所述标签被插装在每个线程的预定位置。

优选地，所述插装的标签用于登记性能计数事件的配置信息。

优选地，所述插装的标签还用于感知运算核心程序的执行轨迹。

本发明提供了一种基于插装标签的核间协同多线程PMU事件监测方法，其能够在一种异构众核处理器上，利用PMU监测数据，准确而又高效地实现整个芯片的程序性能监测。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了根据本发明优选实施例的基于插装标签的核间协同多线程PMU事件监测方法的示意图。

图2示意性地示出了根据本发明优选实施例的基于插装标签的核间协同多线程PMU事件监测方法的流程图。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。