[发明专利]一种POWER指令集向量协处理器的译码电路

权利要求书

1.一种POWER指令集向量协处理器的译码电路，其特征在于，包括有依次连接的第一判断器(110)、第一设置器(120)、第二判断器(130)和第二设置器(140)，其中，

所述第一判断器(110)的输入端连接主处理器(200)的输出端，用于接收来自主处理器(200)的指令，并且判断所述指令是否为有效的向量协处理器指令，并将判断结果发送给第一设置器(120)；

所述第一设置器(120)的输出还连接主处理器(200)的输入端，用于向主处理器(200)反馈主处理器(200)所发的指令是一条有效的向量协处理器指令，还是一条无效的向量协处理器指令的信息；当第一设置器(120)得到第一判断器(110)的判断结果为当前指令是一条有效的向量协处理器指令时，将向量协处理器指令有效标志位置为高，否则将向量协处理器指令有效标志位置为低，并将协处理器指令有效标志位置为高和为低的信息发送给第二判断器(130)；

所述第二判断器(130)的输入端还连接主处理器(200)的输出端接收主处理器(200)的指令，当第二判断器(130)收到第一设置器(120)发过来的协处理器指令有效标志位置为高的信息时，判断主处理器(200)的指令所属的功能执行单元及功能单元所需操作数的数据来源，并将判断结果送入第二设置器(140)；

所述第二设置器(140)根据第二判断器(130)的判断结果将相应的控制信号及指令所要读取的操作数交给不同的功能执行单元。

2.根据权利要求1所述的一种POWER指令集向量协处理器的译码电路，其特征在于，当所述第一设置器(120)将协处理器指令有效标志位不为高，则表示当前译码指令是一条非向量协处理器有效指令，该指令无法由向量协处理器执行。

3.根据权利要求1所述的一种POWER指令集向量协处理器的译码电路，其特征在于，当主处理器(200)的指令是一条无效的向量协处理器指令，则向量协处理器流水线停滞，等待主处理器(200)发送一条新的向量协处理器有效指令，直到第一判断器(110)判断接收到主处理器发送的向量协处理器指令为有效的向量协处理器指令后，将向量协处理器指令有效标志位置为高。

4.根据权利要求1所述的一种POWER指令集向量协处理器的译码电路，其特征在于，所述第二设置器(140)为了使在使用组合逻辑来识别指令时，所需要的组合逻辑的数量能达到最小，只将必要的指令位发送给功能单元，而无需发送冗余的指令位。

5.根据权利要求1所述的一种POWER指令集向量协处理器的译码电路，其特征在于，所述第二判断器(130)所判断的全部向量协处理器指令包括：仿存类指令、置换类指令、简单定点类指令、复杂定点类指令和浮点类指令，其中仿存类指令指读写内存和特殊寄存器类指令；置换类指令指完成置换操作的单周期定点类指令；简单定点类指令指单周期完成的算术定点类指令；复杂定点类指令指多周期完成的算术定点类指令；浮点类指令指多周期完成的算术浮点类指令。

6.根据权利要求1所述的一种POWER指令集向量协处理器的译码电路，其特征在于，第二设置器(140)将仿存类指令送入功能单元中用于执行仿存类指令的仿存单元(150)，将置换类指令送入功能单元中用于执行置换类指令的置换单元(160)，将简单定点类指令送入功能单元中用于执行简单定点类指令的简单定点单元(170)，将复杂定点类指令送入功能单元中用于执行复杂定点类指令的复杂定点单元(180)，将浮点类指令送入功能单元中用于执行浮点类指令的浮点单元(190)。

7.根据权利要求1所述的一种POWER指令集向量协处理器的译码电路，其特征在于，所述第二判断器(130)接收主处理器(200)的一条指令是32位向量协处理器有效指令的第26位为1，则所述的指令为一条VA格式指令，对于VA格式指令，根据指令的第28-30位判断所述指令类型，当所述指令的第28-30位为111时，所述指令为浮点类指令；当所述指令的第28-30位为101或110时，所述指令为置换类指令；否则，所述指令为复杂定点类指令。