[发明专利]一种适用于高速集成电路的片上纳秒级电源噪声瞬态波形测量系统及其测量方法

说明书

技术领域

本发明涉及一种测量电源噪声的系统，更确切的说，是涉及一种适用于高速集成电路的片上纳秒级电源噪声瞬态波形测量系统及其测量方法。属于微型电子器件技术领域。

背景技术

集成电路(integratedcircuit)是一种微型电子器件或部件。它是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成具有一定功能的电路所需的半导体、电阻、电容等元件及它们之间的连接导线全部集成在一小块硅片上，然后焊接封装在一个管壳内的电子器件；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。集成电路具有体积小，重量轻，引出线和焊接点少，寿命长，可靠性高，性能好等优点，同时成本低，便于大规模生产。集成电路按其功能、结构的不同，可以分为模拟集成电路、数字集成电路和数/模混合集成电路三大类。

随着硅技术的快速发展，先进的互补金属氧化物半导体(CMOS)元件的栅极长度将小于40纳米，同时系统的最高工作频率将达到千兆赫兹(GHz)。这将导致在一个单独的芯片上集成数以亿计的门电路，使得在芯片工作时大量的门电路会在系统时钟信号的上升沿或者下降沿同时发生翻转，并且同步翻转的活动更加密集频繁。在电源网络上寄生电阻和电感的影响下，会产生电流/电阻压降(即IR-Drop)和同步开关噪声(即)两种较为严重的电源噪声。

在申请号200910052451.9，申请日2009年06月03日中公开了“快速设计电源网络的方法”。在此文献的图1中公开了电源网络的示意图。

通常电源网络中的电源噪声的电压峰值会达到参考电压的10％～20％，随着电源电压峰值的降低，电路中对电压敏感的数字模块的最大工作频率也会以同样的比例下降。这会造成门电路单元工作速度降低，影响敏感电路的工作及性能。尤其在一些集成电路芯片中，为了达到更快的工作速度，芯片中采用阈值较低的P沟道和N沟道的金属氧化物半导体场效应晶体管(PMOS/NMOS)，例如在某些芯片中使用的低阈值电路单元，其阈值电压可以低至参考电压的10％～15％，如果电源噪声发生在这些单元之中，将极大的增加电路出错的概率。过大的电源噪声还会导致集成电路无法正常工作，如时序紊乱，非正常下重启，存储器跳变等。

因此，为了防止集成电路失效，需要实时并准确测量出电源噪声的瞬态波形。然而，由于集成电路芯片的制造工艺误差等因素，很难单纯的使用电路布线仿真软件来预测芯片中每个部分可能发生的电源噪声的瞬态波形。换句话说，在集成电路的设计阶段，不可能准确预测出片上电源噪声的瞬态波形，这就需要对芯片上的电源噪声进行实际的测量。通常使用的方法可以分为片外测量和片上测量两种。片外测量主要使用一些如示波器和片上自测试设备(ATE)等，不需要对芯片的布局进行修改，但是其局限性也比较大，主要体现在：

(a)难以在芯片实际工作时进行实时测量；

(b)由于测量深度的局限性，难以对芯片内部距离电源网络较远的区域进行测量；

(c)在千兆赫兹的工作频率下，由于探头和传输线的寄生参数的影响，难以保证测量结果的准确性。

基于上述原因，此外，随着单位面积硅成本的降低，可以选择片上测量系统来实时监测芯片上电源噪声的瞬态波形。片上测量系统的优点就在于:寄生参数小，分辨率高，可以在芯片实际工作时实时监测芯片的电源网络中各个区域的电源噪声，并可同其他系统配合进行调节。