[发明专利]无掩模建立自对准磁性穿隧接面的拓朴方法

说明书

技术领域

本揭示内容涉及半导体装置的记忆体设计。本揭示内容特别适合 用来制造28纳米(nm)及更先进的自旋转移力矩式磁性随机存取记忆体 (STT-MRAM)。

背景技术

典型的MRAM结构包括简单的1-电晶体及1-磁性通道接面(MTJ)记 忆格。该MTJ形成于金属(Mx)层之间，例如，Mx与Mx+1，以及按照电 阻的变化来侦测位元的状态。

形成MTJ的此一方法图示于图1。说到图1，金属层101(例如， Mx)形成于层间电介质(ILD)103中。然后，形成金属帽盖(metal cap)105于金属层101及ILD103上方。接下来，形成下电极(BE)电介 质107于金属帽盖105上方。之后，形成BE电极109于金属层101上 方。然后，形成MTJ111于BE电极109、上电极(TE)113之间。接下 来，形成钝化层115于MTJ111及TE113的边缘上方，以及于BE109 上方。之后，形成正硅酸乙酯(TEOS)层117于该钝化层115及金属帽 盖105上方。然后，形成金属层蚀刻中止层119及金属层121(例如， Mx+1)于TEOS层117及TE113上方。此外，形成TEOS层123于金属 层121及金属层蚀刻中止层119上方。上述加工流程需要3个不同的 微影掩模供制造用，以晶圆加工而言，这很贵且耗时。

因此，亟须不使用微影掩模能制成自对准MTJ的方法以及所得装 置。

发明内容

本揭示内容的一态样为一种不使用微影掩模来形成自对准MTJ的 方法。

本揭示内容的另一态样为一种自对准MTJ装置。

本揭示内容的又一态样为一种形成高密度自对准MTJ的方法，除 了经设计成可形成Mx+1金属的微影掩模以外，没有其他微影掩模。

本揭示内容的其他态样及特征会在以下说明中提出以及部份在本 技艺一般技术人员审查以下内容或学习本揭示内容的实施后会明白。 按照随附权利要求书所特别提示，可实现及得到本揭示内容的优点。

根据本揭示内容，实现某些技术效果部份可用一种方法，其包含 下列步骤：形成第一电极于金属层上方，使该金属层凹进低k介电层； 形成MTJ层于第一电极上方；形成第二电极于该MTJ层上方；部份移 除该第二电极、该MTJ层及该第一电极向下到该低k介电层；形成氮 化硅基层(siliconnitride-basedlayer)于该第二电极及该低k介电 层上方；以及平坦化该氮化硅基层向下到该第二电极。

本揭示内容的数个态样包括：用湿蚀刻法使该金属层凹进该低k 介电层有5纳米至50纳米的深度。其他态样包括：用定向沉积法以最 小侧壁覆盖率形成该第一电极、该第二电极及该MTJ层。其他态样包 括用以下步骤部份移除该第二电极、该MTJ层及该第一电极：形成第 二氮化硅基层于该第二电极上方；平坦化另一氮化硅基层向下到该第 二电极，该另一氮化硅基层的剩余部份位于该金属层之上；以及蚀刻 该第二电极、该MTJ层及该第一电极向下到在该另一氮化硅基层的剩 余部份的各侧上的该低k介电层。另一态样包括：用双镶嵌图案化法 (dual-damascenepatterning)形成第二金属层，同时形成沟槽于该第 二电极之上以具有电接触。其他态样包括用以下步骤形成该第二金属 层：形成超低k(ULK)介电层于该经平坦化的氮化硅基层及该第二电极 上方；在该ULK介电层中，蚀刻出沟槽及通孔；以及形成该第二金属 层于该沟槽及该通孔中。

本揭示内容的另一态样为一种装置，其包含：低k介电层；凹进 该低k介电层的金属层；形成于该金属层上的第一电极；形成于该第 一电极上的自对准MTJ；形成于该MTJ上的第二电极；以及氮化硅基层， 其形成于该低k介电基板上且邻近该第一电极、该MTJ及该第二电极 的外缘。

该装置的数个态样包括：该金属层凹进该低k介电层有5纳米至 50纳米。其他态样包括：该自对准MTJ经形成有20纳米至50纳米的 宽度。其他态样包括：用双镶嵌图案化法形成第二金属层，同时形成 沟槽于该第二电极之上以具有电接触。另一态样包括：形成于各侧上 且邻近该第二金属层的ULK介电层。其他态样包括：该第一及该第二 电极由钽(Ta)形成。