[发明专利]60GHz锁相环低功耗低回踢抖动的电压控制CMOS LC振荡器

说明书

技术领域

本发明涉及集成电路设计领域，具体涉及一种用于锁相环中低功耗低回踢抖动的电压控制CMOSLC振荡器。

背景技术

随着无线通信技术的快速发展，我们需要越来越快的数据传输速率。在未来可预期的无线通信频段，其中60GHz频段有可用带宽大和可用频带宽这两个特点。数据传输速率与载波频率和可用带宽相关，在60GHz频段上，人们可以很轻松地将传输速率提升至1Gbps-10Gbps，满足业界对传输速率的要求。这同时也推动了基于CMOS工艺的低成本、低功耗的60GHz无线收发机的研究开发。在收发机中，锁相环不可或缺。同时锁相环的性能影响着整个收发机的性能，而60GHz电压控制振荡器作为锁相环中的核心模块，它决定了锁相环的一些重要特性，例如功耗、调谐范围、相位噪声等。

对于60GHzCMOS电压控制振荡器电路的设计来说，降低功耗和输入控制电压线上的回踢抖动是其主要挑战之一。电压控制振荡器在整个锁相环系统中工作频率最高，它的功耗占锁相环总功耗的绝大部分。而且振荡器在工作时，会影响环路滤波器产生的电压控制信号，使其产生纹波，在锁相环环路中，纹波中的二次谐波会输入VCO，同时增强输出频谱中我们所不希望出现的谐波分量。

为了降低功耗，一种常用的方法是降低电源电压，但是即使在低电压下，随着频率增加，电路节点电压翻转更快，功耗还是会显著上升。同时随着频率上升，其中构成振荡器的变容管，它的Q值会急速恶化，使得它在工作时消耗更多的功耗。在电压控制振荡器中，变容管的电容品质因素与频率成反比，例如频率从2.4GHz变为60GHz，变容管品质因素会从137.8变为5.58。这个是导致传统LC结构的电压控制振荡器电路在频率上升至60GHz时，功耗会上升的一个因素。另外一种常用的办法是采用适用于射频的SOI或者锗硅工艺。这些工艺寄生电容小、衬底损耗小，器件工作速度快，电压控制振荡器的功耗能获得较好的改善，但是这些工艺价格昂贵，而且难以与收发机后端的基于CMOS工艺的基带数字处理芯片集成。

为了抑制电压控制振荡器的回踢抖动，一种常用的方法是增加控制电压端的输入电容。但在二阶锁相环中，为了保证环路稳定，改变这个值需要同时改变环路带宽等指标，而这些指标通常是根据应用而定，不可以改变。同时为了更好的抑制电荷泵和鉴频鉴相器的噪声，有时会使用三阶锁相环，在这种结构中，控制电压端的输入电容会更加小，因VCO的回踢抖动而产生的控制电压纹波会更加大。

发明内容

本发明提供了一种60GHz锁相环中低功耗低回踢抖动的电压控制CMOSLC振荡器。

一种60GHz锁相环的低功耗低回踢抖动的电压控制CMOSLC振荡器，包括LC谐振腔电路，负阻对电路，输出缓冲电路：

所述的LC谐振腔电路包括电感L2、L3和变容管C2、C3；其中L2两端分别与C2和C3的负极相连，L2中间抽头端与电源电压VDD相连；L3两端分别与C2和C3的正极相连，L3中间抽头端与VTUNE相连，VTUNE是由环路滤波器产生的电压信号；所述的LC谐振腔电路工作在60GHz频段，其中L2和L3为中心抽头的片上螺旋形电感，C2、C3为累积性变容管，由环路滤波器产生的控制电压VTUNE通过电感L3接入电压控制CMOSLC振荡器；

所述负阻对电路，包括NMOS器件N2、N3。N2的栅极与N3的漏极相接，N3的栅极与N2的漏极相接，N2与N3的源级接地，N2和N3构成一个负阻对，用于给L2、L3、C2、C3构成的谐振腔提供能量；

所述的输出缓冲电路，包括：NMOS器件N1，电感L1和电容C1；其中N1栅极与N2漏极相连，N6栅极与N5漏极相连，N6源极和漏极接地；L5一端接N1漏极，一端接地；C1正极接N1漏极，负极接Fout，Fout是输出端口。

所述的NMOS器件N1、N2、N3均为采用深N阱工艺，同时经过阈值调整工艺形成的低阈值金属氧化物半导体MOS晶体管。

所述的电容C1为金属MOM电容。

与现有技术相比，本发明具有如下有益的技术效果：

本发明对振荡器功耗消耗和会踢抖动的工作原理进行了深入透彻的研究，得到了一个在工业上简明易行却不易想到的方案，即通过在C2和C3之间插入电感L3，由环路滤波器产生的控制电压通过电感L3接入电压控制振荡器，可降低振荡器的回踢抖动并抑制其中的二次谐波分量，同时可以使变容管工作在Q值较高的区域，显著降低其功耗。