[发明专利]一种基于分段并行处理的高速FIR滤波实现方法

说明书

技术领域

本发明属于信号处理技术，尤其涉及一种在低速可编程器件中实现高速FIR滤波实现方法。主要解决高采样率导致的高数据率和实时处理器件处理速度相对低速而无法实时FIR滤波的问题。

背景技术

对于大带宽信号的采样处理，通常存在高采样率导致的高数据率和实时处理器件处理速度相对低速之间的矛盾。其本质是：对于带宽超过五百兆的宽带信号，A/D转换器根据带通采样定律，采样率需高于两倍的带宽，其采样率通常高于千兆次每秒；而用于实时处理的可编成逻辑器件，通常系统时钟工作在百兆赫兹；A/D转换器输出的高数据率和可编成逻辑器件相对的低处理速度，导致了A/D转换器输出数据速率和可编成逻辑器件处理速度的不匹配。

FIR滤波器作为常用的滤波器类型，被广泛用于数字信号处理中。通常设计FIR滤波器，其采样率与滤波器输入数据率相匹配；但在高采样率的数字电路中，由于处理器件处理速度限制，该种设计方式无法实现。

本方案采用滑窗分段数据和多段数据同时滤波处理的方式，在低速可编程逻辑器件中实现了高速FIR滤波。

发明内容

本发明的内容是提供一种在低速可编程逻辑器件中实现高速FIR滤波实现方法。本发明技术解决方案是：(1)设波器系数为m个，利用MATLAB的FDATOOL工具设计与高速A/D输出数据率匹配的FIR滤波器系数A1…Am，其中m为正整数；(2)用滑窗方式对A/D输出数据分段，即每段数据以输入时间顺序排序，当前段数据以移位存储的方式移出前段数据最旧数据获得，用该方式得到2m个长度为m的数据段，存入存储器中；(3)根据FIR并行滤波器设计原理，第1段数据与第m+1段数据求和，第2段数据与第m+2段求和，以此类推，得到m组长度为m的求和结果，将每组求和结果分别与滤波器系数卷积，同时得到m²个滤波结果。

本发明与现有技术相比，其显著优点为：本发明采用分段并行处理技术设计的高速FIR滤波方法解决了高采样率下低速处理器件中滤波器设计速率不匹配的问题；并且该方法采用了并行处理结构，降低了逻辑资源的损耗；该方法实现简单，应用广泛，具有很高的推广价值。

下面结合附图对本发明的技术解决方案作详细描述。

附图说明

图1为一种基于分段并行处理技术的高速FIR滤波实现方法的原理框图。

具体实施方式

本发明一种基于分段并行处理技术的高速FIR滤波实现方法的原理框图参见图1。具体实施步骤如下：

步骤一、设波器系数为m个，利用MATLAB滤波器设计工具FDATOOL工具生成与采样速率匹配的FIR滤波器系数A₁…A_m，其中m为正整数。在可编程逻辑器件中例化m个常量乘法器，A₁…A_m作为常量乘法器的固定常量；将这m个常量乘法器例化为一个乘法器组。

步骤二、以滑窗方式对A/D输出数据分段。每段数据以输入时间顺序排序，当前段数据是以移位存储的方式移出前段数据最旧数据得到。利用以上原则得到2m个长度为m的数据段，存入存储器中；

步骤三、根据FIR并行滤波器设计原理，第1段数据与第m+1段数据求和，第2段数据与第m+2段求和，以此类推，得到m组长度为m的求和结果，每组求和结果分别输入一常量乘法器组与滤波器系数卷积，同时得到m²个滤波结果。