[发明专利]具有均匀硅化的鳍片末端部分的多栅极晶体管

说明书

本申请是申请号为200980155389.4，申请日为2009年11月25日，发明名称为“具有均匀硅化的鳍片末端部分的多栅极晶体管”的中国专利申请的分案申请。

技术领域

大体上，本发明揭露关于高度复杂的集成电路的制造，其包括具有双栅极(FinFET)或三栅极结构的晶体管组件。

背景技术

先进的集成电路的制造，例如CPU、储存装置、特殊应用集成电路(ASIC，Applicationspecificintegratedcircuit)以及类似者，需要根据特定电路布局在既定芯片面积上形成大量的电路组件，其中，场效应晶体管代表实际决定集成电路效能的一种重要类型的电路组件。一般而言，目前实施有多种工艺技术，其中，对于包括有场效应晶体管的许多类型的复杂电路而言，MOS技术由于在操作速度、及/或消耗功率及/或成本效益上的优越特性而为目前最有前景的方法之一。在使用MOS技术制造复杂集成电路的期间，数百万个晶体管(例如N沟道晶体管及/或P沟道晶体管)形成于包括结晶半导体层的衬底上。场效应晶体管，不论考虑的是N沟道晶体管或P沟道晶体管，通常包含所谓的PN结(PNjunction)，PN结是由高浓度掺杂区域(称为漏极及源极区域)与邻接该高浓度掺杂区域而设置的轻浓度掺杂或未掺杂区域(例如沟道区域)之间的界面所形成。在场效应晶体管中，沟道区域的导电性(亦即，导电沟道的驱动电流能力)是受到栅极电极所控制，该栅极电极邻接沟道区域形成并且通过薄绝缘层与该沟道区域隔开。在施加适当的控制电压至栅极电极而形成导电沟道之后，沟道区域的导电性取决于掺杂浓度、电荷载子的迁移率、以及对平面晶体管结构而言亦称为沟道长度的源极以及漏极区域之间的距离。

目前，绝大多数集成电路是由于实质上不受限的可利用性、对硅及相关材料与工艺的广为人知的特性以及过去50年来所获得的经验而以硅为基础。因此，硅将很可能仍然是对于大量生产所设计的未来电路世代所选择的材料。在制造半导体装置时，硅具有显著重要性的一个原因是在于硅/二氧化硅界面提供不同区域彼此可靠电性绝缘的优越特性。硅/二氧化硅界面在高温下具有稳定性，而因此得以实施后续的高温工艺(若有需要的话)，例如，用于退火循环以激活掺杂物以及消除晶体损害而不会牺牲界面的电性特性。

对于上述理由，在场效应晶体管中，二氧化硅较佳地作为隔离栅极电极与硅沟道区域的基本栅极绝缘层，栅极电极通常是由多晶硅或其它含金属材料组成。在稳定改善场效应晶体管的装置效能时，沟道区域的长度会持续缩减以改善切换速度及驱动电流能力。由于晶体管效能是受到供应至栅极电极的电压所控制，以将沟道区域的表面反转至够高的电荷密度，以用于针对既定供给电压提供所需驱动电流，所以必须维持一定程度的电容耦合，而该电容耦合是通过栅极电极、沟道区域以及设置在前两者之间的二氧化硅所形成的电容器所提供。结果，减少平面晶体管组态的沟道长度需要增加电容耦合，以避免在晶体管操作期间发生所谓的短沟道效应。短沟道效应可能导致漏电流增加以及使临界电压依赖沟道长度。具有相对低的供应电压以及因而减少的临界电压的极度微缩(aggressivelyscaled)晶体管装置可能遭受到指数性增加的漏电流，因而需要增强栅极电极至沟道区域的电容耦合。因此，二氧化硅层的厚度必须相应地减少以提供栅极以及沟道区域之间所需的电容。例如，大约0.08μm的沟道长度可能需要由大约1.2nm薄的二氧化硅所制成的栅极介电质。虽然具有极短沟道的高速晶体管组件的使用可能通常严格地受限于高速应用，然而，具有较长沟道的晶体管组件可被使用作为较不重要的应用，例如，储存晶体管组件，电荷载子直接穿遂通过超薄二氧化硅栅极绝缘层所引起的相对高漏电流可能达到1-2nm范围的氧化物厚度的值，其可能不符合效能驱动电路的需求。

因此，一直考虑取代二氧化硅作为栅极绝缘层的材料，特别是对于极薄二氧化硅栅极层。可能的替代材料包括表现出显著高的介电系数的材料，以便相应形成的栅极绝缘层的实际较大厚度提供极薄二氧化硅层可获得的电容耦合。因此，已建议以高介电系数材料替换二氧化硅，例如，具有k值大约25的氧化钽(Ta₂O₅)、具有k值大约150的氧化锶钛(SrTiO₃)、氧化铪(HfO₂)、HfSiO、氧化锆(ZrO₂)等等。