[发明专利]在FINFET器件上形成替代栅极结构的方法及其得到的器件

说明书

技术领域

一般来说，本发明是涉及半导体器件的制造，尤指涉及在鳍式场 效晶体管器件上形成替代栅极结构的各种新颖方法及其所得到的器 件。

背景技术

现代集成电路，像是微处理器、存储器件等等，大量的电路器件， 特别是晶体管，被设置在受限的芯片面积上。晶体管具有各种形状及 形式，例如，平面晶体管、鳍式场效晶体管、纳米线器件等等。这些 晶体管通常是NMOS(N型场效晶体管)或是PMOS(P型场效晶体管)型器 件，其中“N”和“P”的指定是依据用于创造该器件的该源极/漏极的 掺杂类型。所谓的CMOS(互补金属氧化物半导体)技术或产品指的是用 NMOS和PMOS晶体管器件制造的集成电路产品。不论该晶体管器件的物 理配置，各器件包括漏极和源极区，以及位在该源极/漏极区上方及之 间的栅极电极结构。在施加适当的控制电压至栅极电极，会在该漏极 区和该源极区之间形成导通通道区。

图1A显示出一现有技术，在半导体衬底12上方形成的鳍式场效 晶体管半导体器件10的透视图，其将被引用以方便说明，在一非常高 水平下，传统鳍式场效晶体管器件的一些基本特征。在这个例子中， 鳍式场效晶体管器件10包括三个示例性鳍部14、栅极结构16、侧壁 间隔件18和栅极盖20。栅极结构16通常包括绝缘材料层(未单独示 出)，例如高k绝缘材料层或二氧化硅层，以及一或多个导电材料层(例 如，金属和/或多晶硅)其作为器件10的栅极电极。鳍部14具有三维 配置:高度14H、宽度14W和轴向长度14L。轴向长度14L对应电流行 进的方向，例如，器件10的栅极长度(GL)，当它是可操作的。鳍部14 被栅极结构16覆盖的部分是鳍式场效晶体管器件10的通道区。在常 规处理流程中，鳍部14位于间隔件18外围的部分，即是在器件10的 该源极/漏极区，通过执行一或多个磊晶生长工艺以生长额外的半导体 材料于器件10的该源极/漏极区中的该鳍部上，以增大或甚至合并在 一起(这种情况在图1A中未示出)。

图1B示出包括三个示例性鳍部14的传统鳍式场效晶体管器件的 简化平面图。器件10的剖面图由图1C示出的栅极结构16中得到。参 照图1C，器件10包括位于鳍部14之间的绝缘材料层22，位于栅极盖 层20上方的另一绝缘材料层24，以及电耦接到栅极结构16的栅极接 触结构28。图1C中示出的器件10是三栅(或三栅极)鳍式场效晶体管 器件。也就是说，在操作过程中，会建构一个非常浅的导电区26(仅在 图1C中的中间鳍部示出)，用于提供电流路径或通道，以从该源极流 到该漏极。导电区26形成向内的侧表面14S且位在鳍部14的顶表面 14T下方。如图所示，鳍式场效晶体管器件10的整体栅极长度(GL)和 鳍式场效晶体管器件10的整体宽度(GW)全部取向于基本上平行于衬底 10的水平面12A。

对许多早期的器件技术世代，大多数晶体管组件的栅极电极结构 是包括多个硅基材料，像是二氧化硅和/或氮氧化硅栅绝缘层，结合多 晶硅栅极电极。然而，随着积极地缩小晶体管组件，通道长度已逐渐 变得越来越小，许多较新世代的器件采用包括替代材料的栅极电极堆 栈，以努力避免短通道效应，其与传统硅基材料用于通道长度变小的 晶体管息息相关。举例来说，在一些积极缩小的晶体管组件中，其可 具有的通道长度等级约在14到32纳米，栅极结构包括高k栅极绝缘 层(k值为10或更大)和一或多个金属层，所谓的高k介电/金属栅极 (HK/MG)配置，已经比迄今更常用二氧化硅/多晶硅(SiO/poly)配置显 示出可提供显着增强的运作性能。

一个已被用于形成具有高k/金属栅极结构的晶体管的已知处理方 法为所谓的”后栅极”或”替代栅极”技术。在替代栅极技术中，所 谓的”虚拟”或牺牲栅极结构最初会形成并在执行许多工艺运作以形 成该器件时适当地维持，例如，掺杂源极/漏极区的形成，执行退火工 艺以修复由离子植入工艺让该衬底造成的损伤，以及激活该植入的掺 杂材料。在该工艺中的某些时候，会去除该牺牲栅极结构，以在该器 件的最终HK/MG栅极结构形成的地方定义出栅极孔。