[发明专利]选通驱动电路和包括选通驱动电路的显示装置

说明书

选通驱动电路和包括选通驱动电路的显示装置。使用高电平电源电压、低电平电源电压、起始电压、前一级选通电压、下一级选通电压和时钟顺序地输出选通电压的一种选通驱动电路包括：移位寄存器，所述移位寄存器包括通过级联连接彼此连接的多个级，所述多个级中的每个包括：第一薄膜晶体管(TFT)，其通过所述起始电压或前一级选通电压进行开关并且将所述高电平电源电压发送到Q节点；第二TFT，其通过所述下一级选通电压进行开关并且将所述低电平电源电压发送到所述Q节点；第三TFT，其通过所述Q节点的电压进行开关并且将所述时钟发送到输出节点；第一电阻器，其连接在所述输出节点和所述低电平电源电压之间。

相关申请的交叉引用

本申请要求2014年12月10日在韩国知识产权局提交的韩国专利申请No.10-2014-0177485的权益，该专利申请的全部内容以引用方式并入本文。

技术领域

本公开涉及选通驱动电路，更特别地，涉及包括移位寄存器的选通驱动电路和包括选通驱动电路的显示装置。

背景技术

近来，随着信息社会的发展，处理和显示大量信息的显示装置突飞猛进并且已经开发出各种平板显示器(FPD)。例如，FPD可包括液晶显示(LCD)装置、等离子体显示面板(PDP)装置、有机发光二极管(OLED)显示装置和场发射显示(FED)装置。

通常，显示装置包括显示图像的显示面板和向显示面板供应信号和电力的驱动单元。驱动单元包括将选通电压和数据电压分别供应到显示面板的像素区的选通驱动单元和数据驱动单元。

驱动单元可被形成为印刷电路板(PCB)，用于选通驱动单元和数据驱动单元的PCB附接到显示面板外围的焊盘区。然而，当用于选通驱动单元和数据驱动单元的PCB附接到显示面板的焊盘区时，显示装置的体积和重量增加。

因此，已经提出了其中诸如移位寄存器的选通驱动单元的部分形成在显示面板的阵列基板上并且包括选通驱动单元和数据驱动单元的其它部分的单个PCB附接到显示面板的板内选通(GIP)型显示装置。

将参照附图示出GIP型显示装置。

图1是示出根据相关技术的板内选通型显示装置的移位寄存器的级的视图，图2是示出用于根据相关技术的板内选通型显示装置的移位寄存器的多个信号的时序图。

在图1和图2中，根据相关技术的板内选通(GIP)型显示装置的移位寄存器包括多个级SRS并且使用高电平电源电压VDD、低电平电源电压VSS、起始电压VST、下一级选通电压VNEXT和时钟CLK产生供应到显示面板的选通电压VG。移位寄存器的各级SRS包括第一薄膜晶体管(TFT)T1至第九薄膜晶体管(TFT)T9。

从第八TFT T8的源极和第九TFT T9的漏极之间的节点输出选通电压VG。时钟CLK被施加到第八TFT T8的漏极，低电平电源电压VSS被施加到第九TFT T9的源极。因此，在第八TFT T8导通时，时钟CLK作为选通电压VG输出，在第九TFT T9导通时，低电平电源电压VSS作为选通电压VG输出。

第八TFT T8和第九TFT T9的栅极的电压是通过第一TFT T1至第七TFT T7和起始电压VST确定的。在第一时间段TS1期间，由于高电平电压被施加到Q节点和第八TFT T8的栅极以导通第八TFT T8，因此时钟CLK的低电平电压被作为选通电压VG输出。在第二时间段TS2期间，由于时钟CLK的高电平电压被施加到第八TFT T8的漏极并且第八TFT T8的栅极的高电平电压因升压而变成更高电平电压以导通第八TFT T8，因此时钟CLK的高电平电压被作为选通电压VG输出。

在第三时间段TS3期间，由于高电平电压被施加到Q节点和第八TFT T8的栅极以导通第八TFT T8，因此时钟CLK的低电平电压被作为选通电压VG输出。在第一时间段TS1至第三时间段TS3期间，低电平电压被施加到QB节点和第三TFT T3和第九TFT T9的栅极，第三TFT T3和第九TFT T9保持截止状态。