[发明专利]一种应用于SERDES接收端的连续时间线性自适应均衡器电路

说明书

本发明公开了一种应用于SERDES接收端的连续时间线性自适应均衡器电路，如图1所示。输入差分信号首先通过增益级(Gain Stage)进行放大处理，再由Sampler电路对增益级的输出信号进行采样，采样信息输入到数字控制模块（Digital FSM），根据算法处理结果调整输出码Adapt_code<7:0>，Adapt_code<7:0>反馈输入到增益控制模块（Gain Control Module），增益控制模块动态产生控制电压（Control Voltage）调整增益级的增益实现对输入信号的再均衡。

技术领域

本发明涉及集成电路技术领域，特别是SERDES接收端的自适应均衡器电路的设计。

背景技术

在串行信号通信中，随着传输信号速率不断提高，信号在传输路径中的衰减越来越严重。由于信道低通特性引入的ISI jitter对接收端信号误码率（BER）的影响不断凸显，对自适应均衡器电路的设计要求不断提高。

发明内容

本发明为了解决上述问题，采用数字算法自适应控制，结合Cheery-Hooper放大器提供的宽带性能，提出了一种连续时间线性自适应均衡器电路设计。该电路能够根据输入信号的衰减水平，自动调整均衡器的增益对输入信号进行补偿，达到降低ISI jitter，提高信号误码率的目的。

本发明的技术方案如下：

一种应用于SERDES接收端的连续时间线性自适应均衡器电路，其特征在于：输入差分信号首先通过增益级(Gain Stage)进行放大处理，再由Sampler电路对增益级的输出信号进行采样，采样信息输入到数字控制模块（Digital FSM），根据算法处理结果调整输出码Adapt_code<7:0>，Adapt_code<7:0>反馈输入到增益控制模块（Gain Control Module），增益控制模块动态产生控制电压（Control Voltage）调整增益级的增益实现对输入信号的再均衡。

所述均衡器增益级(Gain Stage)采用类似Cherry-Hooper放大器结构，在M3和M4的源极之间增加以并联形式连接的简并电阻和简并电容，简并电阻使用可变电阻Rs，简并电容使用MOS管电容M5和M6，可以针对输入信号在规定频点处提供等间隔均匀分布的8档增益。

所述均衡器增益控制模块（Gain Control Module）由9个电阻在电源电位和地电位串联组成，8个电阻分压节点分别由开关连接到M5、M6的源极和漏极连接处，8个开关分别由数字控制模块（Digital FSM）的输出码字Adapt_code<7:0>控制。

所述Sampler采样过程，由均衡器增益级(Gain Stage)处理的输入差分信号，再由两对正交时钟差分信号（CKI/CKIB 、CKQ/CKQB）分别通过两个相同的Sampler（Sampler_Edge/ Sampler_Level）采样，代表输入信号的Edge信息和Level信息，其中两对时钟信号由接收端CDR电路提供。Sampler输出的采样信号，输出到数字控制模块（Digital FSM），经过数字算法处理后，输出温度计码字Adapt_code<7:0>，反馈输入到均衡器的增益控制模块。

所述均衡器增益级(Gain Stage)和增益控制模块（Gain Control Module）在具体实施时，可以合并称为Boost Stage。

本发明的有益效果如下：

可以实现针对在串行信号通信中接收端输入信号的自适应均衡作用，有效消除在信道中引入的ISI jitter，提高接收端信号的BER性能。

附图说明

图1为本发明的模块级联框图。

图2为本发明的具体实施整体结构示意图。