[发明专利]一种用于FPGA芯片避免浪涌电流干扰的供电电路

说明书

技术领域

本发明属于FPGA芯片领域，特别是一种用于FPGA芯片避免浪涌电流干扰的供电电路。

背景技术

浪涌电流指电源接通瞬间，流入电源设备的峰值电流。由于输入滤波电容迅速充电，所以该峰值电流远远大于稳态输入电流。浪涌电流也指由于电路异常情况引起的使结温超过额定结温的不重复性最大正向过载电流。

现在浪涌电流抑制器多是放电间歇、气体放电管、压敏电阻、抑制二极管或扼流线圈；都需要单独接入供电模块。

发明内容

本发明目的是提供一种在现有供电电路上加上一个电磁线圈和一个开关就能消除浪涌电流干扰的用于FPGA芯片避免浪涌电流干扰的供电电路。

本发明的用于FPGA芯片避免浪涌电流干扰的供电电路,包括供电模块和输出模块，所述供电模块包括第一供电单元和第二供电单元，当谐振电感Ls外置于变压器T1外时，所述第一供电单元和第二供电单元均有两个绕组，其中一个绕组接在变压器T1上，另一个绕组接在谐振电感Ls上；所述第一供电单元的两个绕组回路并联后输出为第一供电电压VCC，所述第二供电单元的两个绕组回路并联后输出为第二供电电压VCC1；所述第一供电单元的两组绕组的一端分别通过各自的二极管D3、D4与VCC输出端连接，另一端均通过电容C1与VCC输出端连接；所述的第二供电单元的两组绕组的一端分别通过各自的二极管D5、D6与VCC1输出端连接，另一端均通过电容C2与VCC1输出端连接；所述输出模块包括两个二极管D1、D2和电容Cout，所述两个二极管D1、D2阳极分别与变压器T1的二次侧绕组连接，所述两个二极管D1、D2阴极分别与电容Cout另一端连接，所述电容Cout两端电压为输出电压Vout；还包括与二极管D5、D6串联的电磁线圈Y1，以及在电容COUT的串联线上设置的开关K1。

优选地，所述开关K1的簧片为磁化簧片。

本发明的有益效果：当浪涌产生时，电磁线圈能够产生足够的磁力吸引开关簧片不闭合，在浪涌消失后，电磁线圈不能够产生足够的磁力时正常给系统供电。

附图说明

图1为本发明的电路图。

具体实施方式

下面结合附图和具体的实施例对本发明作进一步的阐述。

如图1所示，本发明的用于FPGA芯片避免浪涌电流干扰的供电电路,包括供电模块和输出模块，所述供电模块包括第一供电单元和第二供电单元，当谐振电感Ls外置于变压器T1外时，所述第一供电单元和第二供电单元均有两个绕组，其中一个绕组接在变压器T1上，另一个绕组接在谐振电感Ls上；所述第一供电单元的两个绕组回路并联后输出为第一供电电压VCC，所述第二供电单元的两个绕组回路并联后输出为第二供电电压VCC1；所述第一供电单元的两组绕组的一端分别通过各自的二极管D3、D4与VCC输出端连接，另一端均通过电容C1与VCC输出端连接；所述的第二供电单元的两组绕组的一端分别通过各自的二极管D5、D6与VCC1输出端连接，另一端均通过电容C2与VCC1输出端连接；所述输出模块包括两个二极管D1、D2和电容Cout，所述两个二极管D1、D2阳极分别与变压器T1的二次侧绕组连接，所述两个二极管D1、D2阴极分别与电容Cout另一端连接，所述电容Cout两端电压为输出电压Vout；还包括与二极管D5、D6串联的电磁线圈Y1，以及在电容COUT的串联线上设置的开关K1。所述开关K1的簧片为磁化簧片。

当电流导通时，由于电磁线圈Y1导通产生足够的磁力，吸引开关K1的簧片，导致开关K1不闭合，所以输出电压Vout不输出；当不在产生浪涌电流时，电磁线圈Y1不能够产生足够的磁力，开关K1闭合，输出电压Vout正常输出。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。