[发明专利]基于硅通孔阵列的三维高值集成电容器及其制作方法在审
| 申请号: | 201510697588.5 | 申请日: | 2015-10-23 | 
| 公开(公告)号: | CN105390480A | 公开(公告)日: | 2016-03-09 | 
| 发明(设计)人: | 王凤娟;余宁梅 | 申请(专利权)人: | 西安理工大学 | 
| 主分类号: | H01L23/64 | 分类号: | H01L23/64 | 
| 代理公司: | 西安弘理专利事务所 61214 | 代理人: | 李娜 | 
| 地址: | 710048*** | 国省代码: | 陕西;61 | 
| 权利要求书: | 查看更多 | 说明书: | 查看更多 | 
| 摘要: | |||
| 搜索关键词: | 基于 硅通孔 阵列 三维 集成 电容器 及其 制作方法 | ||
1.基于硅通孔阵列的三维高值集成电容器,其特征在于,包括半导体衬底(201),贯通半导体衬底(201)的上下表面设置有若干个通孔,在通孔的内侧表面上设置有绝缘层(202),在通孔的绝缘层(202)内填充有硅通孔金属(203);在半导体衬底(201)的上表面设置有顶层介质(101),在半导体衬底(201)的下表面设置有底层介质(301);所述的硅通孔金属(203)分为两组,其中第一组硅通孔金属(203)相互连接构成电极一,第二组硅通孔金属(203)相互连接构成电极二;电极一、电极二中的一个为电容器的正极,另一个为电容器的负极。
2.根据权利要求1所述的基于硅通孔阵列的三维高值集成电容器,其特征在于,所述的第一组硅通孔金属(203)在半导体衬底(201)的下表面通过金属互连线c(302)相互连接、并且在在半导体衬底(201)的上表面通过金属互连线a(102)相互连接;所述的第二组硅通孔金属(203)在半导体衬底(201)的下表面通过金属互连线d(303)相互连接、并且在在半导体衬底(201)的上表面通过金属互连线b(103)相互连接;所述的金属互连线c(302)及金属互连线d(303)设置在所述的底层介质(301)内,所述的金属互连线a(102)及金属互连线b(103)设置在所述的顶层介质(101)内;金属互连线a(102)的一端从顶层介质(101)中穿出作为电极一的引出线;金属互连线b(103)的一端从顶层介质(101)中穿出作为电极二的引出线。
3.根据权利要求1或2所述的基于硅通孔阵列的三维高值集成电容器,其特征在于,所述的硅通孔金属(203)在半导体衬底(201)的表面排列成一个方块矩阵,当所述方块矩阵的行数与列数为奇数时,所述的第一组硅通孔金属(203)包括位于所述方块矩阵对角线上的硅通孔金属(203)、以及位于与对角线平行且相互间隔设置的45°线上的硅通孔金属(203)、以及位于另外两个顶点处的硅通孔金属(203),其余的硅通孔金属(203)组成所述的第二组硅通孔金属(203);当所述方块矩阵的行数与列数为偶数时,所述的第一组硅通孔金属(203)包括位于所述方块矩阵对角线上的硅通孔金属(203)以及位于与对角线平行且相互间隔设置的45°线上的硅通孔金属(203),其余的硅通孔金属(203)组成所述的第二组硅通孔金属(203)。
4.根据权利要求3所述的基于硅通孔阵列的三维高值集成电容器,其特征在于,所述的半导体衬底(201)为硅衬底;所述的硅通孔金属(203)为铜或铝中的一种;所述的顶层介质(101)及底层介质(301)为二氧化硅层、氮化硅层、氮氧化硅层中的一种;所述的绝缘层(202)为二氧化硅层、氮化硅层、氮氧化硅层中的一种;所述的金属互连线a(102)、金属互连线b(103)、金属互连线c(302)及金属互连线d(303)同为铜导线或者铝导线中的一种。
5.根据权利要求3所述的基于硅通孔阵列的三维高值集成电容器,其特征在于,所述的半导体衬底(201)将绝缘层(202)完全包裹;所述的绝缘层(202)将硅通孔金属(203)完全包裹。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安理工大学,未经西安理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510697588.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件
 - 下一篇:一种多芯片3D二次封装半导体器件及其封装方法
 





