[发明专利]新颖鳍结构及依斜型鳍的多临限电压形态及其形成方法

说明书

本发明涉及新颖鳍结构及依斜型鳍的多临限电压形态及其形成方法，其中，提供形成具有低掺杂与高掺杂活性部分的FinFET鳍及/或具有斜型侧壁的FinFET鳍以供Vt调整及多Vt形态用的方法及其产生的装置。具体实施例包括形成Si鳍，Si鳍具有顶端活性部分及底端活性部分；在Si鳍的顶端表面上形成硬罩；在Si鳍的对立侧上形成氧化层；将掺质植入Si鳍；使氧化层凹陷以显露Si鳍的活性顶端部分；蚀刻Si鳍的顶端活性部分以形成垂直侧壁；形成包覆各垂直侧壁的氮化物间隔物；使凹陷的氧化层凹陷以显露Si鳍的活性底端部分；以及斜削Si鳍的活性底端部分。

技术领域

本发明涉及制造具有鳍式场效晶体管(FinFET)的半导体装置。本发明尤其适用于14纳米(nm)及更先进的技术节点。

背景技术

在FinFET技术中，鳍的结构在14nm及更先进节点对于装置效能至关重要。如5nm至10nm的窄鳍宽是个会影响短通道效应控制并增强晶体管效能的关键需求/特征。然而，窄鳍亦导致非常小的硅通道体积，从而使通道或光晕布植剂量不足。所以，FinFET装置对植入物具有低临限电压(Vt)灵敏度。虽然布植技术是一种用以调整FinFET装置的Vt的单纯且简易作法，由于FinFET装置灵敏度低而仍难以有效采用这种布植技术。

另外，习知的梯形或几近三角形鳍的顶端的电流密度随着栅极电压(Vg)而增加。因此，鳍的顶端可增加导通电流(Ion)并从而直接影响鳍效能。更高的鳍由于未触及高电流区(即鳍顶端)而在增加效能方面缺乏效率。相比之下，鳍的底端更有助于截止状态的低Vg。所以，良好控制鳍的底端将以更有效率的方式调制Vt。

用于实施如特低临限电压(SLVT)、低临限电压(LVT)、正常临限电压(RVT)及高临限电压(HVT)等Vt形态的已知方法包括使用多种功函数(WF)金属。然而，多金属WF形态由于如图型化、WF金属填充、功函数漂移等制造程序复杂而有挑战性。

因此，需要能使FinFET装置的多Vt形态与Vt调整单纯且可控制的方法及其产生的装置。

发明内容

本发明的一态样是一种程序，该程序形成具有附垂直侧壁的低掺杂活性顶端部分与附斜型侧壁的高掺杂活性底端部分的FinFET鳍及其产生的装置。

本发明的另一态样是一种程序，该程序形成供Vt调整及多Vt形态用的附斜型侧壁的FinFET。

本说明书中将在下文提出本发明的另外的态样及其它特征，部分对所属技术领域中具有通常知识者经由审查下文将显而易见、或可经由实践本发明加以学习。可如随附权利要求书中所指明者实现并获得本发明的优点。

根据本发明，可藉由包括下列的方法部分达成某些技术功效：形成硅(Si)鳍，Si鳍具有活性顶端部分与活性底端部分；在Si鳍的顶端表面上形成硬罩；在Si鳍的对立侧上形成氧化层；将掺质植入Si鳍；使氧化层凹陷以显露Si鳍的活性顶端部分；蚀刻Si鳍的活性顶端部分以形成垂直侧壁；形成包覆各垂直侧壁的氮化物间隔物；使凹陷的氧化层凹陷以显露Si鳍的活性底端部分；以及斜削Si鳍的活性底端部分。

本发明的态样包括通过蚀刻形成Si鳍。其它态样包括使用垂直通道布植或冲穿终止(PTS)垂直布植将掺质植入Si鳍。进一步态样包括形成宽度达7nm至15nm的Si鳍的活性顶端部分。另外的态样包括使氧化层凹陷25nm至60nm以显露Si鳍的活性顶端部分。另一态样包括使凹陷的氧化层凹陷10nm至20nm以显露Si鳍的活性底端部分。其它态样包括在使凹陷的氧化层凹陷时通过侧向干蚀刻活性底端部分以斜削Si鳍的活性底端部分。进一步态样包括在使凹陷的氧化层凹陷后通过湿蚀刻活性底端部分以斜削Si鳍的活性底端部分。

本发明的另一态样是一种方法，其包括：形成Si鳍；在Si鳍的顶端表面上形成硬罩；在Si鳍的对立侧上形成氧化层；将掺质植入Si鳍；使氧化层凹陷以显露活性Si鳍；以及通过蚀刻修改活性Si鳍的侧壁。