[发明专利]EEPROM的制备方法

说明书

本发明提出了一种EEPROM的制备方法，在形成存储比特结构和常开比特结构之后，对其中需要置于常开比特结构进行离子注入，离子注入于常开比特结构下方衬底的表面，可以降低阈值电压，提高电流，在EEPROM工作时有利于数据的存储和维持，提高器件的性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种EEPROM的制备方法。

背景技术

电可擦可编程只读存储器(EEPROM，Electrically Erasable ProgrammableRead-Only Memory)是一种以字节(Byte)为最小修改单位、可以通过电子方式多次复写的半导体存储设备。相比可擦可编程只读存储器(EPROM，Erasable Programmable Read-OnlyMemory)，EEPROM不需要用紫外线照射，也不需取下，就可以用特定的电压，来抹除芯片上的信息，以便写入新的数据。由于EEPROM的优秀性能以及在线上操作的便利，它被广泛用于需要经常擦除的BIOS芯片以及闪存芯片，并逐步替代部分有断电保留需要的随机存取存储器(RAM，Random Access Memory)芯片，甚至取代部分的硬盘功能，与高速RAM成为二十一世纪最常用且发展最快的两种存储技术。

请参考图1，图1为现有技术中EEPROM的结构示意图，包括衬底10、源漏极11、栅氧化层20、比特结构(Bit)、字线50、介质层60及侧墙结构40，其中，所述源漏极11形成在所述衬底10内，所述栅氧化层20形成在所述衬底10上，所述比特结构、字线50、介质层60及侧墙结构40均形成在所述栅氧化层20上，所述比特结构位于所述字线50的两侧(称为镜像比特结构，mirror bits)，并由上述介质层60隔离开，所述侧墙结构40位于所述比特结构远离所述字线50的一侧，其中，所述比特结构包括浮栅31、栅间介质层32及控制栅33。

如图1所示，目前90nm的EEPROM只使用mirror bits的其中一个比特结构，另外一个比特结构不使用，处以擦除(erased)的低阻态，从而能够提高电流，有利于数据的存储和维持。然而，这样可能存在的风险，即不使用的比特结构如果在EEPROM使用过程中出现问题，并呈现高阻态，将导致整个器件区(cell)失效。

发明内容

本发明的目的在于提供一种EEPROM的制备方法，能够降低不使用的比特结构的电阻，避免其呈现高阻态，提高器件的性能。

为了实现上述目的，本发明提出了一种EEPROM的制备方法，包括步骤：

提供衬底，在所述衬底上形成有字线、存储比特结构、常开比特结构、介质层、栅介质层及源漏极，所述源漏极形成在所述衬底内，所述栅介质层形成在所述衬底上，所述字线、存储比特结构、常开比特结构及介质层均形成在所述栅介质层上，所述存储比特结构和常开比特结构位于所述字线的两侧，并由所述介质层隔离开；

对所述常开比特结构进行离子注入处理，离子注入于常开比特结构下方衬底的表面，降低阈值电压。

进一步的，在所述的EEPROM的制备方法中，注入的离子为V族元素。

进一步的，在所述的EEPROM的制备方法中，采用预定夹角进行离子注入。

进一步的，在所述的EEPROM的制备方法中，所述夹角需影响不到存储比特结构，为30°至60°之间。

进一步的，在所述的EEPROM的制备方法中，在进行离子注入时，采用光罩遮挡住所述存储比特结构。

进一步的，在所述的EEPROM的制备方法中，所述存储比特结构和常开比特结构包括浮栅、栅间介质层及控制栅，其中所述栅间介质层位于所述浮栅和控制栅之间，所述浮栅形成于所述栅介质层表面。

进一步的，在所述的EEPROM的制备方法中，所述浮栅和控制栅的材质均为多晶硅，所述栅间介质层材质为低k值介质层、氧化硅、氮化硅或氧化硅-氮化硅-氧化硅组合。