[发明专利]一种低相位噪声、低功耗差分多模分频器

说明书

本发明公开了一种频率合成器中具有重定时单元的低相位噪声、低功耗差分多模分频器，分频器由2/3模分频单元链、选频逻辑单元、多级重定时单元、输入缓冲模块和输出缓冲模块构成。2/3模分频单元链具有结构简单、速率快、分频比范围大的优点。2/3模分频单元采用差分静态CMOS逻辑电路设计，具有输入频率范围大、抗电源波动及干扰性能好等优点。多级重定时能有效避免亚稳态情况出现，降低输出相位噪声。本发明同时利用输入缓冲模块和输出缓冲模块提供测试方案，为频率合成器的环路分析提供理论分析及测试验证支持。

技术领域

本发明属于频率合成器设计技术领域，具体涉及一种频率合成器中具有重定时单元的低相位噪声、低功耗的差分多模分频器。

技术背景

随着移动终端、雷达、成像等系统中的多模多频化，要求射频收发机中的频率合成器输出信号具有很宽的频率范围，能同时应用于多个频段、多个标准。因此，研究宽带分数型频率合成器具有十分重要的意义。多模分频器作为频率合成器中的重要组成部分，有着极其重要的作用。

发明内容

发明目的：为提高收发机中频率合成器的稳定性，降低相位噪声以及分数杂散，提出一种具有重定时单元的低相位噪声、低功耗的差分多模分频器。

技术方案：一种低相位噪声、低功耗差分多模分频器，包括2/3模分频单元链、选频逻辑单元、重定时单元、输入缓冲模块和输出缓冲模块，输入信号经输入缓冲模块转换后进入2/3模分频单元链，2/3模分频单元链输出的信号经过选频逻辑单元处理之后进入重定时单元，同时重定时单元还接收2/3模分频单元链输送来的信号，这些信号在重定时单元中完成运算后经输出缓冲模块缓冲输出；其中2/3模分频单元链由多级2/3模分频器级联组成，而2/3模分频器中的锁存器均采用静态CMOS逻辑逻辑锁存器结构；选频逻辑单元根据分频数控制字选择合适的2/3模分频器的输出作为输出级；重定时单元采用静态逻辑CMOS逻辑锁存器级联方式，将2/3模分频器级数进行二进制对数运算后取整，作为其单元数目。以上做法具有以下好处：可有效降低电源串扰等噪声，提高噪声容限；有效扩展方波信号的能量分布，降低应用时级联单元的设计难度；有效降低分频器输出相位噪声。所述输入缓冲模块将单端信号转换为差分信号，差分信号间建立弱正反馈环。可有效降低输出相位噪声以及相位误差。

有益效果：与传统多模分频以及测试方法相比，本发明具有如下优点：

1、反馈式级联分频器具有响应速度快，输入频率范围大的特点，本实施例中所提出的分频器最高输入频率可达8GHz；

2、本实施例中所提出的差分静态CMOS逻辑分频单元，可有效降低功耗，提高抗电源干扰能力，提高噪声容限，增加低电源供电下的系统稳定性；

3、多级重定时单元可有效降低分频器输出相位噪声；

4、提出结构简单，性能优良的测试电路；通过该测试电路，提出了步骤简单、需要仪器数量较少的测试方案。

附图说明：

图1为本发明的系统框图；

图2为本发明实施例电路中2/3模分频器框图；

图3为本发明实施例电路中差分静态CMOS逻辑锁存器电路图；

图4为本发明实施例电路中的输入缓冲模块电路图；

图5为本发明实施例电路中的输出缓冲模块电路图。

具体实施方式：

下面结合附图及附表对本发明做更进一步的解释。