[发明专利]高压半导体装置及其制造方法

说明书

本申请提供一种高压半导体装置及其制造方法，此装置包括一半导体基底，其具有一第一导电型的一井区及位于其内的一隔离结构，其中于隔离结构两侧分别定义出第一及第二区。第一及第二栅极结构分别设置于第一及第二区上。具有不同于第一导电型的一第二导电型的第一及第二注入区分别位于第一及第二区内，且邻近于隔离结构。一反注入区位于隔离结构下方的井区内，且横向延伸于第一及第二注入区下方。反注入区具有第一导电型，且具有一掺杂浓度大于井区的一掺杂浓度。本申请能够利用反注入区来提升相邻的高压半导体装置之间的隔离能力，进而藉由缩短高压半导体装置之间的距离来缩小装置尺寸或晶片面积。

技术领域

本申请关于一种半导体技术，且特别是关于一种具有良好隔离能力的高压半导体装置。

背景技术

高压半导体装置技术适用于高电压与高功率的集成电路领域。传统高压半导体装置，例如双扩散漏极金属氧化物半场效晶体管(Double Diffused Drain MOSFET,DDDMOS)及横向扩散金属氧化物半场效晶体管(Lateral diffused MOSFET,LDMOS)，主要用于高于或约为18V的元件应用领域。高压半导体装置技术的优点在于符合成本效益，且易相容于其他工艺，已广泛应用于显示器驱动IC元件、电源供应器、电力管理、通讯、车用电子或工业控制等领域中。

双扩散漏极金属氧化物半场效晶体管(DDDMOS)具有体积小、输出电流大的特性，广泛应用在操作电压为小于30V的源极驱动IC(Source Driver IC)中。双扩散漏极是由二个注入区形成用于高压金属氧化物半场效晶体管的一源极或一漏极。此处“高压金属氧化物半场效晶体管”用语所指的是具有高崩溃电压(breakdown down voltage)的晶体管。

相邻的DDDMOS通常通过场氧化物(field oxide)，例如沟槽隔离结构，提供隔离作用。沟槽隔离结构与其上方的金属化层(例如，内层介电(ILD)层与内连导线层)及与其下方的井区会构成一寄生MOS晶体管。当DDDMOS进行操作时，施加于内连导线层的电压容易导通寄生MOS晶体管，使沟槽隔离结构失去隔离作用失效而造成电路功能失效。因此，沟槽隔离结构必须增加宽度及/或深度，以防止寄生MOS晶体管在DDDMOS进行操作时被导通。

然而，增加沟槽隔离结构的宽度会增加装置的尺寸而使晶片面积增加。另外，增加沟槽隔离结构的深度会增加工艺的困难度及制造成本。因此，有必要寻求一种高压半导体装置及其制造方法，其能够解决或改善上述的问题。

发明内容

本申请一实施例提供一种高压半导体装置，包括：一半导体基底，其具有一第一导电型的一井区及位于井区内的一隔离结构，其中于隔离结构两侧分别定义出一第一区及一第二区；一第一栅极结构及一第二栅极结构，分别设置于第一区及第二区上；一第一注入区及一第二注入区，分别位于第一区及第二区内且邻近于隔离结构，其中第一注入区及第二注入区具有不同于第一导电型的一第二导电型；以及一反注入区，位于隔离结构下方的井区内且横向延伸于第一注入区及第二注入区下方，其中反注入区具有第一导电型，且具有一掺杂浓度大于井区的一掺杂浓度。

本申请另一实施例提供一种高压半导体装置的制造方法，包括：提供一半导体基底，其具有一第一导电型的一井区及位于井区内的一隔离结构，其中于隔离结构两侧分别定义出一第一区及一第二区；于隔离结构下方的井区内形成具有第一导电型的一反注入区，其中反注入区横向延伸于第一区及第二区内，且具有一掺杂浓度大于井区的一掺杂浓度；分别于第一区及第二区的反注入区上形成邻近于隔离结构的一第一注入区及一第二注入区，其中第一注入区及第二注入区具有不同于第一导电型的一第二导电型；以及分别于第一区及第二区上形成一第一栅极结构及一第二栅极结构。

本申请的实施例能够提供一种高压半导体装置，例如横向扩散金属氧化物半场效晶体管，其利用反注入区(counter implant region)来提升相邻的高压半导体装置之间的隔离能力，进而藉由缩短高压半导体装置之间的距离来缩小装置尺寸或晶片面积。

附图说明