[发明专利]验证平台及系统

说明书

本发明公开了一种验证平台及系统。其中，该验证平台包括：可编程逻辑门阵列FPGA，用于对高清数字视频接口的集成电路设计对应的知识产权IP核进行设计验证；程序下载接口，与FPGA连接，用于将IP核对应的程序下载到FPGA中。本发明解决了相关技术中由于没有专门的针对高清数字视频接口IP的验证平台而造成的难以准确地验证高清数字视频接口IP的技术问题。

技术领域

本发明涉及电路设计验证领域，具体而言，涉及一种验证平台及系统。

背景技术

一般地，用于集成电路可重用设计的知识产权(Intellectual Property，简称为IP)核，在烧写到专用集成电路(Application Specific Integrated Circuit，简称为ASIC)芯片之前，必须在现场可编程逻辑门阵列(FieldProgrammableGate Array，简称为FPGA)平台上进行设计验证，验证通过后才能冻结该IP核设计，进而进入流片阶段。

比如，设计高清数字视频接口时，在制成IP ASIC芯片之前，一般必须测试用于描述高清数字视频接口的IP核及高清数字显示接口(Display Port，简称为DP)和高清多媒体接口(High Definition Multimedia Interface，简称为HDMI)分别对应的信号收/发端口(Receiver/Transmitter，简称为TX/RX),即DP TX/RX、HDMI TX/RX，以及移动产业处理器接口(Mobile Industry Processor Interface，简称为MIPI)对应的信号接收端口，即MIPITX/RX。

虽然FPGA已广泛应用与ASIC芯片验证、通讯信号处理、计算机数字处理、消费电子产品设计和工业控制等领域，但由于FPGA可灵活编程的应用特性以及高清数字视频接口技术的领先性和技术难度，目前没有专门用于验证高清数字视频接口IP的FPGA应用平台，导致难以准确地验证高清数字视频接口IP。

针对上述的问题，目前尚未提出有效的解决方案。

发明内容

本发明实施例提供了一种验证平台及系统，以至少解决相关技术中由于没有专门的针对高清数字视频接口IP的验证平台而造成的难以准确地验证高清数字视频接口IP的技术问题。

根据本发明实施例的一个方面，提供了一种验证平台，包括：可编程逻辑门阵列FPGA，用于对高清数字视频接口的集成电路设计对应的知识产权IP核进行设计验证；程序下载接口，与上述FPGA连接，用于将上述IP核对应的程序下载到上述FPGA中。

进一步地，上述的验证平台还包括：程序存储器，连接在上述程序下载接口与上述FPGA之间，用于存储通过上述程序下载接口下载的上述IP核对应的程序。

进一步地，上述验证平台还包括以下端口或端口组中的至少之一：高清数字显示接收端口DP RX和低压差分信号LVDS输出端口；高清数字显示发送端口DP TX；高清多媒体接收端口HDMI RX和上述低压差分信号LVDS输出端口；高清多媒体发送端口HDMI TX；移动产业处理器发送端口MIPI TX。

进一步地，上述高清数字显示接收端口DP RX，与上述FPGA连接，用于接收外部高清数字显示DP信号源输出的DP数字格式图像；上述低压差分信号LVDS输出端口，与上述FPGA连接，用于输出上述FPGA根据上述DP RX接收的数字格式图像恢复出来的图像信号。

进一步地，上述的验证平台还包括：外部存储器，与上述FPGA连接，用于存储由上述DP信号源输出的上述DP数字格式图像。

进一步地，上述高清数字显示发送端口DP TX，与上述FPGA连接，用于读取外部高清数字DP显示屏支持的图像格式并将生成的满足该图像格式的测试图像信号发送给上述DP显示屏。