[发明专利]一种高速差分双模预分频率器

权利要求书

1.一种高速差分双模预分频率器，其特征在于，所述高速差分双模预分频率器包括：

第一级反向电路，包括第一带时钟使能与或门电路和第一带时钟使能与非门电路；

第二级反向电路，包括第一带时钟使能反相器和第二带时钟使能反相器，所述第一带时钟使能反相器的输入端与所述第一带时钟使能与非门电路的输出端连接，所述第二带时钟使能反相器的输入端与所述第一带时钟使能与或门电路的输出端连接；

第三级反向电路，包括一个第二带时钟使能与非门电路和一个第二带时钟使能与或门电路，所述第二带时钟使能与非门电路的第一输入端与所述第一带时钟使能反相器的输出端连接，所述第二带时钟使能与或门电路的第一输入端与所述第二带时钟使能反相器的输出端连接；

第四级反向电路，包括第三带时钟使能反相器和第四带时钟使能反相器，所述第三带时钟使能反相器的输入端与所述第二带时钟使能与非门的输出端连接，所述第四带时钟使能反相器的输入端与所述第二带时钟使能与或门的输出端连接，以及

所述第一带时钟使能反相器的输出端与所述第一带时钟使能与或门电路的第二输入端连接，所述第三带时钟使能反相器的输出端与所述第一带时钟使能与或门电路的第二输入端连接，所述第二带时钟使能反相器的输出端与所述第一带时钟使能与非门电路的第二输入端连接，所述第四带时钟使能反相器的输出端与所述第一带时钟使能与非门电路的第一输入端连接。

2.如权利要求1所述的高速差分双模预分频率器，其特征在于，所述第一级反相电路与所述第二级反相电路之间连接有一第一存储器电路，以确保所述第一反相器的输入端和所述第二反相器的输入端输入的信号反向。

3.如权利要求1所述的高速差分双模预分频率器，其特征在于，所述第二级反相电路与所述第三级反相电路之间连接有一第二存储器电路，以确保所述第二与非门电路的第一输入端和所述第二与或门电路的第一输入端输入的信号反向。

4.如权利要求1所述的高速差分双模预分频率器，其特征在于，所述第三级反相电路与所述第四级反相电路之间连接有一第三存储器电路，以确保所述第三反相器的输入端和所述第四反相器的输入端输入的信号反向。

5.如权利要求1所述的高速差分双模预分频率器，其特征在于，所述第四级反相电路与所述第一级反相电路之间连接有一第四存储器电路，以确保所述第一与或门的第二输入端与所述第一与非门的第一输入端输入的信号反向。

6.如权利要求1-5任意一项权利要求所述的高速差分双模预分频率器，其特征在于，所述第一带时钟使能与非门电路和/或第二带时钟使能与非门电路包括：

第一PMOS晶体管、第一NMOS晶体管，所述第一PMOS晶体管的漏极与所述第一NMOS晶体管的漏极连接，所述第一PMOS晶体管的栅极与所述第一NMOS晶体管的栅极连接，所述第一NMOS晶体管的源极与第一参考电位连接；

第二PMOS晶体管，所述第二PMOS晶体管的漏极与所述第一PMOS晶体管的源极连接，所述第二PMOS晶体管的源极与一第二参考电位连接；

第二NMOS晶体管，所述第二NMOS晶体管的栅极与所述第二PMOS晶体管的栅极连接，所述第二NMOS晶体管的源极与所述第一参考电位连接，所述第二NMOS晶体管的漏极与所述第一NMOS晶体管的漏极连接；

第三NMOS晶体管、第三PMOS晶体管，所述第三NMOS晶体管的漏极与所述第三PMOS晶体管的漏极连接，所述第三NMOS晶体管的源极与所述第三PMOS晶体管的源极连接，所述第三NMOS晶体管的栅极接收第一时钟脉冲信号，所述第三PMOS晶体管的栅极接收第二时钟脉冲信号；以及

所述第一NMOS晶体管的栅极为所述第一带时钟使能与非门电路和/或第二带时钟使能与非门电路的第一输入端，所述第二NMOS晶体管的栅极为所述第一带时钟使能与非门电路和/或第二带时钟使能与非门电路的第二输入端。