[发明专利]一种采用硅通孔构成的三维集成电容器及其制造方法

权利要求书

1.一种采用硅通孔构成的三维集成电容器，其特征在于，包括顶层介质层(101)、外层金属环极板(102)、内层金属极板(103)、顶层层间介质层(201)、外层互连金属环(202)、内层互连金属柱(203)、中间层互连金属环(204)、半导体衬底(301)、第一介质层(302)、第一金属环层(303)、第二介质层(304)、第二金属环层(305)、第三介质层(306)、第三金属环层(307)、第四介质层(308)、金属柱层(309)、底层层间介质(401)、外层金属环(402)、内层金属环(403)、底层介质(501)、底层互连金属(502)；

所述半导体衬底(301)为硅衬底；三维电容器的从上往下依次为顶层介质层(101)、顶层层间介质层(201)、半导体衬底(301)、底层层间介质(401)和底层介质(501)，所述顶层介质层(101)设有外层金属环极板(102)和内层金属极板(103)，所述顶层层间介质层(201)设有外层互连金属环(202)、内层互连金属柱(203)和中间层互连金属环(204)，外层互连金属环(202)、内层互连金属柱(203)、中间层互连金属环(204)为层间互连金属，所述半导体衬底(301)从外到内依次为第一介质层(302)、第一金属环层(303)、第二介质层(304)、第二金属环层(305)、第三介质层(306)、第三金属环层(307)、第四介质层(308)和金属柱层(309)，所述底层层间介质(401)设有外层金属环(402)和内层金属环(403)，所述外层金属环(402)、所述内层金属环(403)为层间互连金属，所述底层介质(501)设有底层互连金属(502)，所述半导体衬底(301)将第一介质层(302)完全包裹；所述第一介质层(302)将第一金属环层(303)完全包裹；所述第二介质层(304)将第二金属环层(305)完全包裹；所述第三介质层(306)将第三金属环层(307)完全包裹；所述第四介质层(308)将金属柱层(309)完全包裹；所述第一金属环层(303)和第三金属环层(307)通过顶层介质层(101)连接，作为三维集成电容器的上极板；所述第二金属环层(305)和金属柱层通过底层介质(501)连接，作为三维集成电容器的下极板。

2.根据权利要求1所述的一种采用硅通孔构成的三维集成电容器，其特征在于，所述顶层介质层(101)为二氧化硅层或者氮化硅层或者氮氧化硅层。

3.根据权利要求1所述的一种采用硅通孔构成的三维集成电容器，其特征在于，所述外层金属环极板(102)和内层金属级板(103)为铜环或铝环。

4.根据权利要求1所述的一种采用硅通孔构成的三维集成电容器，其特征在于，所述顶层层间介质层(201)为二氧化硅层或氮化硅层或氮氧化硅层。

5.根据权利要求1所述的一种采用硅通孔构成的三维集成电容器，其特征在于，外层互连金属环(202)为铜环或铝环，内层互连金属柱(203)为铜环或铝环，中间层互连金属环(204)为铜环或铝环。

6.根据权利要求1所述的一种采用硅通孔构成的三维集成电容器，其特征在于，所述第一介质层(302)为二氧化硅层或氮化硅层或氮氧化硅层；所述第二介质层(304)为二氧化硅层或氮化硅层或氮氧化硅层；所述第三介质层(306)为二氧化硅层或氮化硅层或氮氧化硅层；所述第四介质层(308)为二氧化硅层或氮化硅层或氮氧化硅层。

7.根据权利要求1所述的一种采用硅通孔构成的三维集成电容器，其特征在于，所述第一金属环层(303)为铜环或铝环；所述第二金属环层(305)为铜环或铝环；所述第三金属环层(307)为铜环或铝环，所述金属柱层(309)为铜柱或铝柱。

8.根据权利要求1所述的一种采用硅通孔构成的三维集成电容器，其特征在于，所述底层层间介质(401)为二氧化硅层或氮化硅层或氮氧化硅层，所述底层介质(501)为二氧化硅层或氮化硅层或氮氧化硅层。

9.根据权利要求1所述的一种采用硅通孔构成的三维集成电容器，其特征在于，所述外层金属环(402)是铜环或铝环，所述内层金属环(403)是铜环或铝环。

10.一种采用硅通孔构成的三维集成电容器的制造方法，其特征在于，包括以下步骤：

(1)在半导体衬底(301)上通过反应离子的方式刻蚀硅通孔；

(2)在步骤(1)所述硅通孔的内表面通过化学气相淀积法制备第一介质层(302)；

(3)在步骤(2)的第一介质层(302)的表面通过物理气相淀积法制备第一金属环层(303)；

(4)在步骤(3)所述第一金属环层(303)的内表面通过化学气相淀积法制备第二介质层(304)；

(5)在步骤(4)第二介质层(304)的表面通过物理气相淀积法制备第二金属环层(305)；

(6)在步骤(5)所述第二金属环层(305)的内表面通过化学气相淀积法制备第三介质层(306)；

(7)在步骤(6)第三介质层(306)的表面通过物理气相淀积法制备第三金属环层(307)；

(8)在步骤(7)所述第三金属环层(307)的内表面通过化学气相淀积法制备第四介质层(308)；

(9)在步骤(8)第四介质层(308)的表面通过物理气相淀积法制备金属柱层(309)；

(10)在半导体衬底(301)和硅通孔的上、下表面减薄至50～100μm之后，进行化学机械抛光，直到半导体衬底(301)和硅通孔的上、下表面平整后为止；

(11)在半导体衬底(301)和硅通孔的上表面通过化学气相淀积法制备顶层层间介质层(201)，并进行化学机械抛光；

(12)在顶层层间介质层(201)上刻蚀接触孔，填充层间互连金属环外层互连金属环(202)、内层互连金属柱(203)和中间层互连金属环(204)，并进行化学机械抛光；

(13)在顶层层间介质层(201)上表面通过化学气相淀积法制备顶层介质层(101)，并进行化学机械抛光；

(14)在顶层介质层(101)上刻蚀接触孔，填充外层金属环极板(102)、内层金属极板(103)，并进行化学机械抛光；

(15)在半导体衬底(301)和硅通孔的下表面通过化学气相淀积法制备底层层间介质(401)，并进行化学机械抛光；

(16)在底层层间介质(401)上刻蚀环形接触孔，填充外层金属环(402)、内层金属环(403)，并进行化学机械抛光；

(17)在底层层间介质(401)下表面通过化学气相淀积法制备底层介质(501)，并进行化学机械抛光；

(18)在底层介质(501)上刻蚀接触孔，填充底层互连金属(502)，并进行化学机械抛光。