[发明专利]用于集成电路布局生成的方法、器件和计算机程序产品

说明书

至少部分地通过处理器实施的方法包括实施气隙插入工艺。气隙插入工艺包括按顺序排序集成电路的布局的多个网络，以及根据多个网络的排序顺序邻近多个网络插入气隙图案。该方法还包括生成集成电路的修改布局。修改布局包括多个网络和插入的气隙图案。本发明的实施例还涉及用于集成电路布局生成的方法、器件和计算机程序产品。

技术领域

本发明涉及用于集成电路布局生成的方法、器件和计算机程序产品。

背景技术

使集成电路(IC)小型化的最近趋势已经产生了更小的器件，该更小的器件消耗更少的功率，还在更高的速度下提供更多功能。小型化工艺也已经产生了更严格的设计和/或制造规范。发展了多种电子设计自动化(EDA)工艺以生成、优化和验证IC设计，同时确保满足设计和制造规范。

发明内容

为了解决现有技术中的问题，根据本发明的一些实施例，提供了一种方法，所述方法至少部分地通过处理器实施，所述方法包括：实施气隙插入工艺，所述气隙插入工艺包括：按顺序排序集成电路的布局的多个网络；以及根据所述多个网络的排序顺序在邻近所述多个网络处插入气隙图案；以及生成所述集成电路的修改布局，所述修改布局包括所述多个网络和插入的所述气隙图案。

根据本发明的另一些实施例，提供了一种器件，包括配置为实施以下操作的至少一个处理器：虚拟网络和气隙插入工艺，所述虚拟网络和气隙插入工艺包括：按顺序排序集成电路的布局的多个网络；和根据所述多个网络的排序顺序在邻近所述多个网络处插入虚拟网络和气隙图案；以及生成所述集成电路的修改布局，所述修改布局包括所述多个网络、插入的所述虚拟网络和插入的所述气隙图案。

根据本发明的又一些实施例，提供了一种计算机程序产品，包括其中含有指令的非暂时性计算机可读介质，当由至少一个处理器执行所述指令时，导致所述至少一个处理器实施：在集成电路的多个网络中选择用于气隙插入的候选网络；基于相应的候选网络的长度确定所述候选网络的各个缩放比率；基于所述候选网络的相应的缩放比率估算所述候选网络的电容；以及基于所述候选网络的估算的电容，实施全局路由、跟踪任务和详细路由中的至少一个，以生成所述集成电路的布局。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据一些实施例的至少部分IC设计工艺的功能流程图。

图2A是根据一些实施例的用于IC的部分布局的示意平面图。

图2B是根据一些实施例的制造的IC的部分的示意截面图。

图3是根据一些实施例的气隙插入方法的流程图。

图4A至图4D是根据一些实施例的IC布局的各个部分的示意平面图。

图5是根据一些实施例的虚拟网络和气隙插入方法的流程图。

图6A至图6D是根据一些实施例的IC布局的各个部分的示意平面图。

图7是根据一些实施例的部分IC设计工艺的流程图。

图8是根据一些实施例的EDA工具的功能流程图。

图9A是根据一些实施例的用于IC的部分布局的示意平面图。

图9B是根据一些实施例的用于确定由IC设计工艺中的EDA工具使用的缩放比例的图。

图9C至图9E是根据一些实施例的IC布局的各个部分的示意平面图。

图10是根据一些实施例的至少部分IC设计工艺的功能流程图。

图11是根据一些实施例的计算机系统的框图。