[发明专利]一种避免浅沟槽隔离结构出现深度负载效应的方法

说明书

本发明主要涉及一种避免浅沟槽隔离结构出现深度负载效应的方法，藉由第一、第二开口刻蚀衬底，对应分别形成位于第一区域中的带有倾斜侧壁的第一沟槽和位于第二区域中的带有倾斜侧壁的第二沟槽，后续再刻蚀第二沟槽暴露出来的底部区，直至第一、第二沟槽的深度相同并且呈现为倾斜面的侧壁形貌。

技术领域

本发明主要涉及半导体器件的制备工艺，更确切地说，涉及一种带有浅沟槽隔离结构的半导体器件及其对应的制备方法，在器件密度不同的区域实现用于预制备浅沟槽隔离结构的不同浅沟槽的深度具有一致性。

背景技术

集成电路是一种微型电子系统，它采用微图形加工技术，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在半导体晶片或介质基片上从而实现特定的功能。本发明所指的集成电路特指硅基集成电路。当前硅基集成电路工艺典型的主要包括了双极类型工艺和互补金属-氧化物-半导体工艺以及双极-互补金属-氧化物- 半导体工艺，还有双极-互补金属-氧化物-半导体-双扩散MOS工艺等。利用该等工艺制作的电路要实现正确的功能，集成电路内部各个器件之间必须相互隔离，以使各个单个器件能独立地工作，从而保证整个集成电路的正常工作。常用的隔离方法有两类：其一是反偏压式的PN结隔离和沟槽式的全绝缘介质隔离，从而主要作用是防止相邻器件的电极短路和寄生双极类型器件的开启，其二是局部场氧化(LOCOS)和浅槽隔离(STI)用于防止相邻隔离岛之间寄生MOS场效应管的开启。

当前的45纳米及其以下节点的技术中，半导体器件对浅沟槽隔离技术(STI)的要求越来越高。STI工艺是通过干法刻蚀单晶硅形成沟槽，而此沟槽的深度以及侧壁角度对器件以及后续填充工艺影响非常大，如果沟槽形貌畸形，甚至容易造成填充出现空隙和器件漏电等问题。为避免填充出现空隙，一般要求沟槽侧壁倾斜以利于薄膜填充。这就要求刻蚀过程产生重聚合物的刻蚀程式来刻蚀单晶硅，而其副作用就是在图形密集和图形稀疏区造成刻蚀速率的负载，最终导致图形密集和稀疏区的刻蚀深度出现负载效应。

为了克服该问题，由本发明后续的详细说明和所附的权利要求中，在结合本发明伴随着的图式和先前技术的基础之上，本发明揭示的特征和方案将变得清晰。

发明内容

在一些实施例中，披露了一种避免浅沟槽隔离结构出现深度负载效应的方法，主要包括以下步骤：S1：在衬底上形成硬质掩膜层，在衬底的第一区域之上的硬质掩膜层中形成第一开口和在衬底的第二区域之上的硬质掩膜层中形成第二开口；S2：藉由第一、第二开口刻蚀衬底，分别形成位于第一区域中的带有倾斜侧壁的第一沟槽和位于第二区域中的带有倾斜侧壁的第二沟槽，第一沟槽比第二沟槽要深；S3：在硬质掩膜层上覆盖旋涂碳基材料，旋涂碳基材料的一部分还将第一、第二沟槽两者均予以填充满；S4：干法回刻其旋涂碳基材料，直至将硬质掩膜层上方的旋涂碳基材料和将第二沟槽内的旋涂碳基材料完全回刻移除，将第一沟槽顶部的旋涂碳基材料回刻移除但保留第一沟槽底部的一部分旋涂碳基材料；S5：刻蚀衬底从第二沟槽底部暴露出来的部分以增加第二沟槽的深度，直至第一、第二沟槽的深度相同；S6：移除第一沟槽底部残留的旋涂碳基材料。

上述的抑制浅沟槽隔离结构深度负载效应的方法，硬质掩膜层包括底层的二氧化硅层和二氧化硅层上方的氮化硅层。

上述的抑制浅沟槽隔离结构深度负载效应的方法，衬底中形成于第一区域的器件密度与集成于第二区域的器件密度不同。

上述的抑制浅沟槽隔离结构深度负载效应的方法，步骤S1中还包括：先在硬质掩膜层上自下而上依次覆盖抗反射涂层和光刻胶层，经由光刻工艺图案化光刻胶层，形成其中的窗口图形；再刻蚀移除抗反射涂层暴露于窗口图形中部分；之后刻蚀硬质掩膜层暴露在窗口图形中的部分形成硬质掩膜层中的第一、第二开口。

上述的抑制浅沟槽隔离结构深度负载效应的方法，在步骤S1中利用含CF4、O2的刻蚀气体移除抗反射涂层暴露于窗口图形中的部分。