[发明专利]无乘法运算的WPAN中准循环矩阵串行乘法器

权利要求书

1.一种无乘法运算的WPAN中准循环矩阵串行乘法器，当采用近似下三角编码方法对WPAN标准1/2码率QC-LDPC码进行编码时涉及向量m与准循环矩阵F的乘法运算，矩阵F分为u块行和u块列，是由u×u个b×b阶循环矩阵F_i,j构成的阵列，f_i,j是循环矩阵F_i,j的生成多项式，其中，b、i、j和u均为非负整数，0≤i<u，0≤j<u，WPAN标准采用了一种1/2码率的QC-LDPC码，b＝21，u＝2，向量m＝(e₀,e₁,…,e_u×b-1)，以b比特为一段，部分校验向量p被等分为u段，即p＝(p₀,p₁)，其特征在于，所述乘法器包括以下部件：

生成多项式查找表L₀、L₁，分别预存1/2码率准循环矩阵F中第0、1块列的循环矩阵生成多项式以及b位零向量；

b位二进制加法器A₀、A₁，分别对生成多项式查找表L₀、L₁的输出和移位寄存器R₀、R₁的内容进行模2加；

移位寄存器R₀、R₁，分别存储b位二进制加法器A₀、A₁的和被循环左移1位后的结果以及最终的校验段p₀、p₁。

2.根据权利要求1所述的一种无乘法运算的WPAN中准循环矩阵串行乘法器，其特征在于，所述生成多项式查找表L₀、L₁分别存储1/2码率F的第0、1块列中的所有生成多项式以及b位零向量，对于任一块列，依次存储第0、1块行对应的生成多项式，最后存储1个b位零向量。

3.一种无乘法运算的WPAN中准循环矩阵串行乘法方法，当采用近似下三角编码方法对WPAN标准1/2码率QC-LDPC码进行编码时涉及向量m与准循环矩阵F的乘法运算，矩阵F分为u块行和u块列，是由u×u个b×b阶循环矩阵F_i,j构成的阵列，f_i,j是循环矩阵F_i,j的生成多项式，其中，b、i、j和u均为非负整数，0≤i<u，0≤j<u，WPAN标准采用了一种1/2码率的QC-LDPC码，b＝21，u＝2，向量m＝(e₀,e₁,…,e_u×b-1)，以b比特为一段，部分校验向量p被等分为u段，即p＝(p₀,p₁)，其特征在于，所述乘法方法包括以下步骤：

第1步，清零移位寄存器R₀、R₁；

第2步，输入比特e_k，生成多项式查找表L₀、L₁根据e_k＝1或0分别输出1/2码率准循环矩阵F第i＝[k/b]块行中第0、1块列的生成多项式或b位零向量，生成多项式查找表L₀、L₁的输出分别通过b位二进制加法器A₀、A₁与移位寄存器R₀、R₁的内容相加，b位二进制加法器A₀、A₁的和被循环左移1位后的结果分别存入移位寄存器R₀、R₁，其中，0≤k<u×b，符号[k/b]表示不大于k/b的最大整数；

第3步，以1为步长递增改变k的取值，重复第2步u×b次，直到整个向量m输入完毕，此时，移位寄存器R₀、R₁存储的分别是校验段p₀、p₁，它们构成了部分校验向量p＝(p₀,p₁)。