[发明专利]带跳转候选的双同步电子设备和FIFO存储器电路及相关方法

权利要求书

1.一种双同步电子设备，包括：

先进先出FIFO存储器电路；

第一数字电路，所述第一数字电路耦合至所述FIFO存储器电路并且配置成：

基于第一时钟信号操作，以及

基于写指针对所述FIFO存储器电路进行写入；以及

第二数字电路，所述第二数字电路耦合至所述FIFO存储器电路并且配置成：

基于与所述第一时钟信号不同的第二时钟信号操作，以及

基于读指针从所述FIFO存储器电路进行读取；

所述FIFO存储器电路配置成：

检测所述写指针到新位置的跳转，

根据当前位置确定所述读指针的多个跳转候选，

从所述多个跳转候选选择一个跳转候选，以及

基于所选择的跳转候选对所述读指针进行同步。

2.如权利要求1所述的双同步电子设备，其中，每个跳转候选包括根据所述当前位置的所述读指针的格雷编码跳转候选。

3.如权利要求1所述的双同步电子设备，其中，所述FIFO存储器电路被配置成基于所述新位置与所述多个跳转候选的相应位置之间的距离选择跳转候选。

4.如权利要求1所述的双同步电子设备，其中，所述FIFO存储器电路被配置成丢弃具有小于所述当前位置的相应位置的跳转候选和具有大于所述新位置的相应位置的跳转候选。

5.如权利要求1所述的双同步电子设备，其中，所述FIFO存储器电路被配置成通过利用格雷编码将所述读指针从所选定的跳转候选的相应位置增加到所述新位置，来对所述读指针进行同步。

6.如权利要求1所述的双同步电子设备，其中，所述FIFO存储器电路被配置成，当检测到所述写指针的另外的跳转时，根据所选择的跳转候选的相应位置确定所述读指针的第二多个跳转候选。

7.如权利要求1所述的双同步电子设备，其中，所述FIFO存储器电路包括：处理电路装置和存储器核，所述存储器核耦合到所述处理电路装置并且配置成储存从所述第一数字电路传送到所述第二数字电路的数据。

8.如权利要求1所述的双同步电子设备，其中，所述写指针到所述新位置的所述跳转包括从所述当前位置的不连续跳转。

9.如权利要求1所述的双同步电子设备，其中，所述FIFO存储器电路包括16-128比特双同步FIFO存储器。

10.一种待被耦合到双同步电子设备中的先进先出FIFO存储器电路，包括：第一数字电路和第二数字电路，所述第一数字电路基于第一时钟信号操作，并且基于写指针对所述FIFO存储器电路进行写入，所述第二数字电路基于不同于所述第一时钟信号的第二时钟信号操作，并且基于读指针从所述FIFO存储器电路进行读取，所述FIFO存储器电路包括：

处理电路装置和存储器核，所述存储器核耦合到所述处理电路装置并且配置成：

储存从所述第一数字电路传送到所述第二数字电路的数据，

检测所述写指针到新位置的跳转，

根据当前位置确定所述读指针的多个跳转候选，

从所述多个跳转候选选择一个跳转候选，以及

基于所选择的跳转候选对所述读指针进行同步。

11.如权利要求10所述的FIFO存储器电路，其中，每个跳转候选包括根据所述当前位置的所述读指针的格雷编码跳转候选。

12.如权利要求10所述的FIFO存储器电路，其中，所述处理电路装置被配置成基于所述新位置与所述多个跳转候选的相应位置之间的距离选择跳转候选。

13.如权利要求10所述的FIFO存储器电路，其中，所述处理电路装置被配置成丢弃具有小于所述当前位置的相应位置的跳转候选和具有大于所述新位置的相应位置的跳转候选。