[发明专利]全自动锁定工作状态的高阻型数字鉴相器

说明书

技术领域

本发明对各种不同类型及用途的高阻型数字鉴相器，提供一个含有全自动锁定工作状态控制环节电路的IC或者模块内部电路的设计方案。

本发明所涉及的内容与电路形式，其理论在现有发行刊物与书籍中并不存在，所依据的理论是发明者本人编写的专著《PLL设计的理论与应用》相关章节，例如第4.3节《环路滤波器LF充放电过程的解析》中相关内容。作为一种锁相环全自动锁定工作状态的高阻型数字鉴相器，这是一个全新概念的鉴相器。

背景技术

现有高阻型数字鉴相器仅有一种形式，其中之一型号为74HC4046的IC式鉴相器，该系列鉴相器并未涉及到锁相环全自动锁定概念。

a. LF输出值有效压缩化的意义

锁相环在一个实际使用的工作环境中，它的VCO使用的频带范围是有限而不是控端信号在供电电源所对应的频带范围。即无论是控端信号的动态变化范围还是输出频率的动态变化范围，在一个实际使用的锁相环路中都是远远小于VCO自身可以提供的动态变化范围，尤其非石英晶振子型VCO；甚至考虑到设计参数的变化都是如此。同时，降低一个实际使用中的VCO动态变化范围对于提高锁相环输出信号的性能指标是一种有效方法。所采用的方法都与压缩LF输出值有关，这是前提条件。

同时，一个实际使用中的锁相环路其同步状态下VCO工作频率所对应控端信号电平完全可能存在于VCO全动态变化范围内一个不确定的电位上。由此，需要一个可调式参考基准电平将这一实际使用中的锁相环路VCO控端信号电平覆盖在内。即需要二段式VCO控端信号电平调整方式，一种是粗调式，通过可调式参考基准电平这一方式将控端信号电平调整到覆盖着同步工作频率对应的控端信号电平，一种是细调式，符合工程设计要求实现一个实际使用的锁相环路中自主同步工作频率对应控端信号电平的被压缩调整范围的电平，这就是对LF的输出做压缩并且这一压缩后输出电平范围有效地符合覆盖工程设计要求。

b. LF充放电模型的理论分析结果

发明者本人编写的专著《PLL设计的理论与应用》的第4.3节《环路滤波器LF充放电过程的解析》中有一个分析结果如图4所示，说明着环路滤波器LF在充放电的过程中零输入响应有着自然回归到Vcc/2的趋势，同时使得LF的输出朝着回绕Vcc/2作震荡变化的趋势。

对于高阻型数字鉴相器组环的锁相环路，LF输出中的高阻态输出处在Vcc/2是其处在各种不同电平位置中一个最佳形式，而且是一个可以实现的形式。这就是本发明的最为重要理论依据。

发明内容

新型高阻型数字鉴相器IC的内部电路配置方案，包含了以下技术，记：

a. 适用于所有的高阻型数字鉴相器类型，包括依据发明名称为《标准化设计高阻型数字鉴相器的结构原理方案》设计的鉴相器。鉴相器的输出接口电路原为CMOS型开关，现适配于CMOS型开关型，二选一数字模拟开关型，OPAMP型，场效应管开关型；

b. 计数脉冲合成、吞除、形成技术；

c. 电平窗口比较器技术；

d. LF输出的压缩移动输出技术。

这里，高阻型数字鉴相器是指鉴相器处理的信号符合通用型数字集成电路输入信号规格要求的信号波形即具有“H”与“L”二种态值的信号形式，鉴相器的输出规格也符合通用型数字集成电路输出信号规格要求，输出信号不仅具有“H”与“L”二种态值，还具有高阻态输出的信号形式即输出信号电平依赖于输出端外接电路的结构、输出阻抗为高阻即屏蔽输出。鉴相器的输入输出信号间关系，作为一个示例如图1所示。

附图说明

图1是鉴相器输入信号及内部鉴相器输出与相关控制信号关系示例图。

其中，Wr,Wc为鉴相器外部输入(端)信号，PDo,INH,CP为鉴相器内部节点上的信号。

图2为全自动锁定工作状态的高阻型数字鉴相器内部电路方框图，各个标识的器件说明如下：

a. 标识1即PD：鉴相器，作为《标准化设计高阻型数字鉴相器的结构原理方案》中的规定，有INH信号形成器，该信号在本发明的鉴相器作为一个控制信号需要使用；

b. 标识2即IC6的或门：Wr,Wc信号合成器，WrWc=00时输出“0”，其余输出“1”。

c. 标识3即IC7的与门：计数器触发信号数字开关，标识4即IC8的输出为“1”时开关导通，为“0”时开关断开，常态为“0”。