[发明专利]高效实现网络芯片流量统计的方法及装置

权利要求书

1.一种高效实现网络芯片流量统计的方法，其特征在于，所述芯片内包括ACL流表、流统计、RAM内存和直接存储访问DMA控制器，所述方法包括：

S1，报文进入芯片，根据自身携带的报文信息查找芯片中的ACL流表，找到匹配的流表并关联所述流统计的行为；

S2，根据关联的所述流统计行为更新所述RAM内存中的信息；

S3，DMA控制器周期性地进行：定时读取所述RAM内存中的统计数据，同时读取DMA内存中的数据，将读取的RAM内存中的统计数据和DMA内存中的数据累加，再写回到所述DMA内存中；其中，所述DMA内存是由CPU为芯片DMA分配的指定地址的CPU内存。

2.根据权利要求1所述的高效实现网络芯片流量统计的方法，其特征在于，所述报文自身携带的报文信息包括报文的五元组信息，所述五元组信息包括报文的目的mac地址、源mac地址、目的IP地址和源IP地址。

3.根据权利要求1所述的高效实现网络芯片流量统计的方法，其特征在于，更新所述RAM内存中的信息包括：将报文的个数和长度统计到所述RAM内存中。

4.根据权利要求1所述的高效实现网络芯片流量统计的方法，其特征在于，步骤S3中，芯片启用DAM功能，DMA控制器根据配置的时间间隔周期性地进行操作。

5.根据权利要求1所述的高效实现网络芯片流量统计的方法，其特征在于，通过直接读取所述CPU内存中数据，以获得流量统计数据，所述CPU内存为芯片DMA分配的指定地址的CPU内存。

6.一种高效实现网络芯片流量统计的装置，其特征在于，包括芯片内的ACL流表、流统计、RAM内存、直接存储访问DMA控制器，CPU及DMA 内存，其中，

所述ACL流表用于供进入芯片的报文根据自身携带的报文信息进行流表查找，匹配到的流表关联所述流统计的行为；

所述RAM内存用于根据关联的所述流统计行为更新所储存的信息，做流量统计；

所述DMA控制器用于周期性地进行：定时读取所述RAM内存中的统计数据，同时读取DMA内存中的数据，将读取的RAM内存中的统计数据和DMA内存中的数据累加，再写回到所述DMA内存中；

所述CPU用于为芯片DMA分配指定地址的CPU内存做为所述DMA内存。

7.根据权利要求6所述的高效实现网络芯片流量统计的装置，其特征在于，所述报文自身携带的报文信息包括报文的五元组信息，所述五元组信息包括报文的目的mac地址、源mac地址、目的IP地址和源IP地址。

8.根据权利要求6所述的高效实现网络芯片流量统计的装置，其特征在于，所述RAM内存统计报文的个数和长度，以更新其内部储存信息。

9.根据权利要求6所述的高效实现网络芯片流量统计的装置，其特征在于，所述装置还包括数据读取模块，所述数据读取模块用于读取所述CPU内存中数据，以获得流量统计数据，所述CPU内存为芯片DMA分配的指定地址的CPU内存。