[发明专利]一种可通过用户输入输出端口完成FPGA重配的配置电路

说明书

技术领域

本发明涉及一种FPGA的配置电路，特别是可通过用户输入输出端口完成对FPGA动态重配的配置电路。

背景技术

图1是FPGA的框图，输入输出端口(IOB)位于芯片的四周，可配置逻辑模块(CLB)在内部按阵列排布，块存储器(BRAM)穿插在可配置逻辑模块(CLB)中，还包括配置逻辑和配置接口。图1只显示了少量的输入输出模块(IOB)和可配置逻辑模块(CLB)以及块存储器(BRAM)，只是作为示意用。FPGA还包含其它组成部分：遍布整个芯片连接各个模块的可编程互联结构和配置存储器阵列(CSRAM)，这些在图1中没有具体图示。配置存储器阵列(CSRAM)中的SRAM配置位决定了FPGA的具体功能。

SRAM型FPGA芯片在配置前不具备任何逻辑功能，通过加载用户应用指定的配置数据进入内部的配置存储器阵列(CSRAM)来完成配置。配置是通过一组器件输入输出端口(IOB)来完成的，这些端口称为系统输入输出端口(系统IOB)。如图1中所示，这些端口通常集中在FPGA芯片的一个角，如配置接口电路附近。这些系统输入输出端口中有一些是专用的，有一些在配置完成后可以被重新用作通用目的的输入输出端口。

FPGA芯片在空间环境应用时，空间高能粒子穿过FPGA内部会引起电路节点上的瞬间电流，使配置存储单元发生单粒子翻转，某些区域的电路会产生局部功能错误、互联线短路或断路，使该区域的电路无法正常工作。FPGA芯片可以利用动态重配技术在不影响电路正常工作的情况下，对出错的逻辑进行局部重新配置，绕过损坏的电路继续工作，以适应恶劣的太空辐射环境，延长其使用寿命。而传统FPGA芯片中的配置电路只能接收来自固定几个系统输入输出端口的配置数据，这样一方面会限制用户使用时在布局布线方面的灵活性，另一方面总是通过少数的固定系统输入输出端口对FPGA进行海量的读写动作，不利于资源的充分利用、影响器件的可靠性。

发明内容

本发明解决的技术问题是：克服现有技术的不足，提供一种可通过用户输入输出端口完成FPGA重配的配置电路，避免了配置电路对固定系统输入输出端口的依赖，增加了FPGA芯片的灵活性和可靠性。

本发明的技术方案是：一种可通过用户输入输出端口完成FPGA重配的配置电路，其特征在于：包括通用配置接口电路、用户配置接口电路、总线接口电路、配置总线、配置寄存器、配置状态机和配置存储器阵列；

通用配置接口电路接收用户通过系统输入输出端口输入的通用配置控制信号、时钟信号及数据信号，输出给总线接口电路；所述通用配置控制信号包括片选信号、写使能信号和模式选择信号M0、M1、M2；

用户配置接口电路在FPGA重配时，接收用户通过任意用户输入输出端口输入的用户配置控制信号、时钟信号及数据信号，在配置存储器阵列的控制下将接收的数据进行选通并输出给总线接口电路；所述用户配置控制信号包括片选信号和写使能信号；

总线接口电路在配置时接收通用配置接口电路输入的数据信号，在重配时接收通用配置接口电路或用户配置接口电路输入的数据信号，并在配置存储器阵列和配置状态机的控制下对接收的信号进行选通，然后将选通后的信号转化为32位的配置数据IDB[31:0]输出给配置总线；

配置总线将接收的32位配置数据输出给配置寄存器；

配置寄存器解析配置数据中的地址信息，根据解析出的地址信息将该配置数据写入到配置存储器阵列相应的地址位；

配置状态机用于控制通用配置接口电路、用户配置接口电路、总线接口电路、配置总线、配置寄存器和配置存储器阵列的工作时序，以及控制通用配置接口电路或用户配置接口电路的数据选通；

配置存储器阵列接收配置寄存器写入的配置数据，控制用户配置接口电路和总线接口电路的数据选通；

所述数据信号包括配置地址信息和配置数据信息。