[发明专利]半导体器件及其制造方法

说明书

本发明涉及半导体器件及其制造方法。在具有沟槽型MOS栅结构的碳化硅半导体器件中，本发明能抑制操作特性改变。在沟槽形成之后，通过实施将p型杂质倾斜离子注入到由具有彼此不同的注入能量的离子注入两次以上而形成的p^‑型体层中，来形成在沟槽的侧壁部在深度方向上具有均匀杂质浓度分布的p型沟道层。此外，当通过倾斜离子注入形成p型沟道层时，虽然p型杂质也引入到沟槽的底部的n^‑型漂移层中，但是通过在p^‑型体层和n^‑型漂移层之间形成具有杂质浓度高于p型沟道层、p^‑型体层以及n^‑型漂移层的n型层来规定沟道长度。通过这些措施，能抑制操作特性改变。

相关申请交叉引用

将2014年10月3日提交的日本专利申请No.2014-205070的公开内容整体并入本文作为参考，所述公开内容包括说明书、附图和摘要。

技术领域

本发明涉及一种半导体器件及其制造技术，并且例如涉及一种具有沟槽型MOS(金属氧化物半导体)栅结构的碳化硅半导体器件以及有效地适用于制造该半导体器件的技术。

背景技术

在日本未审专利申请公布No.2013-219161(专利文献1)中，描述了一种半导体器件，其具有形成在阱区的表面部的第一导电类型源区、形成在源区的预定区中以便在漂移层至少暴露底表面的沟槽、以及作为阱区并且沿沟槽的侧表面形成的第一导电类型沟道层。沟道层仅形成在漂移层和源区之间，并且沟道层中的第一导电类型杂质的浓度整体均匀。

此外，在日本未审专利申请公布No.2012-099834(专利文献2)中，描述了一种MOS栅型碳化硅半导体器件，其具有形成在与沟槽的侧壁接触的栅氧化膜和沟道反型层表面之间的另一导电类型的硅半导体层。公开了一种用非晶硅层、在不与MOS栅型碳化硅半导体器件的沟道电流流动的方向相交的方向上用激光扫描非晶硅层、以及将非晶硅层转化成多晶硅而形成另一导电类型的硅半导体层的技术。

此外，在日本未审专利申请公布No.2008-016747(专利文献3)中，描述了一种沟槽MOS型碳化硅半导体器件，其具有依次堆叠在第一导电类型半导体衬底上的第一导电类型漂移层、第二导电类型基层、以及第一导电类型源极层，条形沟槽从第一导电类型源极层的表面延伸并到达漂移层，并且第二导电类型层形成在沟槽的底部。形成在沟槽的底部的第二导电类型层以及第二导电类型基层通过在条形沟槽的两端处的形成在沟槽宽度方向上的侧壁表面的第二导电类型区导电地连接。

此外，在日本未审专利申请公布No.2006-351744(专利文献4)中，描述了一种制造碳化硅半导体器件的方法，该方法通过在碳化硅半导体衬底上形成栅氧化膜的步骤之前，通过在1,500℃或更高的温度的减压反应炉中提供氢而将半导体衬底表面蚀刻约几个nm至0.1μm，来实施表面加工步骤。

此外，在日本未审专利申请公布No.2006-351743(专利文献5)中，描述了一种MOS栅型碳化硅半导体器件，其具有通过经由栅氧化膜插入一种导电类型的区域而形成在另一导电类型的区域的表面上的多晶硅栅电极，并且与栅氧化膜接触的另一导电类型的区域包括另一导电类型的硅半导体层。

引用文献列表

专利文献

专利文献1：日本未审专利申请公布No.2013-219161

专利文献2：日本未审专利申请公布No.2012-099834

专利文献3：日本未审专利申请公布No.2008-016747

专利文献4：日本未审专利申请公布No.2006-351744

专利文献5：日本未审专利申请公布No.2006-351743

发明内容