[发明专利]一种连续检测信号波峰的峰值保持电路

权利要求书

1.连续检测信号波峰的峰值保持电路，其特征是包括输入信号缓冲电路（1）、双通道波峰检测电路（2）、输入信号比较器电路（3）、复位逻辑电路（4）、交替切换逻辑电路（5）、输出缓冲电路（6），其中输入信号缓冲电路（1）的信号输出端分别连接双通道波峰检测电路（2） 的第一信号输入端、输入信号比较器电路（3）的信号输入端，双通道波峰检测电路（2）的信号输出端连接输出缓冲电路（6）的第一信号输入端，输入信号比较器电路（3）的信号输出端分别连接复位逻辑电路（4）的第一信号输入端、交替切换逻辑电路（5）的信号输入端，交替切换逻辑电路（5）的信号输出端分别连接复位逻辑电路（4）的第二信号输入端、输出缓冲电路（6）的第二信号输入端，复位逻辑电路（4）的信号输出端连接双通道波峰检测电路（2） 的第二信号输入端；利用双通道波峰检测电路（2）的A、B通道同时对输入信号进行波峰检测，而复位逻辑电路（4）对双通道波峰检测电路（2）进行交替复位，交替切换逻辑电路（5）对双通道波峰检测电路（2）的输出信号进行交替切换，并通过输出缓冲电路（6）输出当前波峰的峰值，当前波峰的峰值信号将保持到下一波峰峰值的到来。

2.根据权利要求1所述的连续检测信号波峰的峰值保持电路，其特征是所述的双通道波峰检测电路（2）由A、B保持电容（13、14），A、B、C、D运算放大器（7、8、9、10），A、B二极管（11、12）构成，其中输入信号缓冲电路（1）的信号输出端的输入信号与A、B运算放大器（7、8）的正输入端相连，A运算放大器（7）的负输入端与A运算放大器（7）输出端相连，A运算放大器（7）的输出端与A二极管（11）的左端相连，A二极管（11）的右端与A保持电容（13）的上端和C运算放大器（9）的正输入端相连，A保持电容（13）的下端接地，C运算放大器（9）的负输入端与C运算放大器（9）的输出端相连，B运算放大器（8）的负输入端与B运算放大器（8）的输出端相连，B运算放大器（8）的输出端还与B二极管（12）的左端相连，B二极管（12）的右端与B保持电容（14）的上端、D运算放大器（10）的正输入端相连，B保持电容（14）的下端接地，D运算放大器（10）的负输入端与D运算放大器（10）的输出端相连，工作时，双通道波峰检测电路（2）的A、B通道同时对输入信号进行波峰检测， A、B保持电容（13、14）为峰值存储器，输入信号从A、B运算放大器（7、8）输入，当A、B运算放大器（7、8）的输入信号大于反馈电压时，将通过A、B二极管（11、12）对A、B保持电容（13、14）充电，直到A、B运算放大器（7、8）的输入信号等于反馈电压，即输入信号不再增加时，充电结束，这时A、B保持电容（13、14）的电压达到输入信号的峰值，起到储存信号峰值的作用，从峰值检测的准确性和及时性的角度考虑，保持电容的容量要合适，过大的容量导致充电过慢，响应滞后，而过小的容量在保持期间通过A、B二极管（11、12）的反向泄漏电流导致峰值下降而影响精度，信号频率是50Hz，保持电容的容量为100nf效果理想，如果信号频率高，则相应的电容的容量要减小。

3.根据权利要求1所述的连续检测信号波峰的峰值保持电路，其特征是所述的输入信号比较器电路（3），采用一个比较器电路对输入信号和一个设定的门槛电压进行比较，当输入信号跌落到门槛电压以下时，可以判断上一个波形结束而下一个波形开始，产生一个从低电平到高电平的上升边沿时钟信号，用于复位逻辑电路（4）、交替切换逻辑电路（5）。

4.根据权利要求1所述的连续检测信号波峰的峰值保持电路，其特征是所述的交替切换逻辑电路（5），由一个双稳态触发器构成，产生一个高低电平交替的切换逻辑信号，对双通道波峰检测电路（2）的双路输出信号进行切换控制，可设高电平切换信号对应对双通道波峰检测电路（2）的A通道信号输出。