[发明专利]一种兼容PECL/TTL/CMOS电平的输出电路有效
| 申请号: | 201510621940.7 | 申请日: | 2015-09-25 |
| 公开(公告)号: | CN105207663B | 公开(公告)日: | 2018-04-17 |
| 发明(设计)人: | 林少衡 | 申请(专利权)人: | 厦门优迅高速芯片有限公司 |
| 主分类号: | H03K19/0185 | 分类号: | H03K19/0185 |
| 代理公司: | 厦门市首创君合专利事务所有限公司35204 | 代理人: | 杨依展 |
| 地址: | 361000 福建省*** | 国省代码: | 福建;35 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 兼容 pecl ttl cmos 电平 输出 电路 | ||
1.一种兼容PECL/TTL/CMOS电平的输出电路,其特征在于包括:
一路输入信号INPUT和两路选择信号SEL0/SEL1,所述输入信号INPUT和两路选择信号SEL0/SEL1分别输入至一逻辑控制模块,所述逻辑控制模块分别输出控制电平N1、P2、P3至NMOS管N1、PMOS管P2以及PMOS管P3的栅极;其中,P3=SEL0;
当第一选择信号SEL0为低电平时,若INPUT为高电平,输出电平为PECL高电平;若INPUT为低电平,输出电平为PECL低电平;
当第一选择信号SEL0为高电平、第二选择信号SEL1为低电平时,若INPUT为高电平,输出电平为TTL高电平;若INPUT为低电平,输出电平为TTL低电平;
当第一选择信号SEL0、第二选择信号SEL1均为高电平时,若INPUT为高电平,输出电平为CMOS高电平;若INPUT为低电平,输出电平为CMOS低电平。
2.根据权利要求1所述的一种兼容PECL/TTL/CMOS电平的输出电路,其特征在于:所述输入信号INPUT为CMOS电平,即高电平为VCC,低电平为0。
3.根据权利要求2所述的一种兼容PECL/TTL/CMOS电平的输出电路,其特征在于:所述NMOS管N1的源极接地,漏极与PMOS管P2的漏极、PMOS管P3的漏极连接形成输出端。
4.根据权利要求3所述的一种兼容PECL/TTL/CMOS电平的输出电路,其特征在于:还包括一REF生成模块,其输入端与输入信号INPUT连接,输出端连接一反馈回路;所述反馈回路的输出电平等于所述REF生成模块的输出参考电平。
5.根据权利要求4所述的一种兼容PECL/TTL/CMOS电平的输出电路,其特征在于:所述反馈回路包括OP-AMP运放以及PMOS管P1。
6.根据权利要求5所述的一种兼容PECL/TTL/CMOS电平的输出电路,其特征在于:所述OP-AMP运放的负极输入端与REF生成模块的输出端连接、输出端与PMOS管P1的栅极连接、正极输入端与PMOS管P1的漏极连接。
7.根据权利要求6所述的一种兼容PECL/TTL/CMOS电平的输出电路,其特征在于:所述REF生成模块包括PMOS管P4,其栅极与输入电平INPUT连接;漏极通过电流源I1接地,源极为输出端;另有一电流源I 0连接于PMOS管P4的源极与地之间,以及上拉电阻R连接于PMOS管P4的源极与VCC之间。
8.根据权利要求7所述的一种兼容PECL/TTL/CMOS电平的输出电路,其特征在于:所述REF生成模块的输出电平VREF的计算公式为:
9.根据权利要求8所述的一种兼容PECL/TTL/CMOS电平的输出电路,其特征在于:所述电阻R和电流源I 0、I1设计满足如下计算式:R*(I0+I1)=1.7V,R*I0=1V。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于厦门优迅高速芯片有限公司,未经厦门优迅高速芯片有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510621940.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种光感美白亮肤炫彩霜及其制备方法
- 下一篇:一种污水污物真空抽排分离装置





