[发明专利]一种HDP工艺淀积STI薄膜时减少颗粒的方法

说明书

技术领域

本发明属于半导体制造技术领域，涉及一种HDP工艺淀积STI薄膜时减少颗粒的方法。

背景技术

晶体管器件结构中，浅沟槽隔离绝缘技术(STI)有隔断相邻器件和防止漏点的功能，在以线宽65纳米/55纳米的工艺流程中，这项工艺采用了高密度等离子体化学气相沉积(HDP)工艺来填充所刻蚀出的浅沟槽。

HDP工艺具有优良的填孔性，并且可在相对较低的温度下填充深宽比大的间隙，且采用HDP工艺沉积的薄膜质量较好，未经退火处理薄膜的湿法刻蚀速率与热氧化硅接近，且杂质含量低，利于保证器件的工作范围和稳定性。

采用HDP工艺来填充所刻蚀出的浅沟槽时，一般采用每N(N＝4～20)片清洗一次的方式，即硅片在工艺腔室内累计沉积N片达到设定沉积膜厚后，工艺腔室执行一次清洗，并以此反复循环，当清洗结束后，需要通过预积淀(Precoat)来恢复工艺腔室的气氛，为后续硅片沉积提供稳定的气氛。具体的，预积淀工艺包含淀积富硅氧化物薄膜1(Si-RichOxide，SRO)和淀积未掺杂的硅玻璃薄膜2(UndopedSilicateGlass，USG)两步骤(如图1所示)，其中，SRO薄膜1与HDP机台上的上顶盖3具有良好的结合能力，同时充当了第二层USG薄膜2的过渡层，USG薄膜的材质与实际硅片沉积薄膜的材质相同，是预积淀工艺中的最主要的步骤。

在实际应用中，采用HDP工艺填充浅沟槽时，经常遇到硅片表面存在颗粒的问题，颗粒显埋伏状，并在硅片上随机分布，受影响的硅片以清洗后的前几片硅片居多，以首片为主。

预积淀时，圆顶型的上顶盖内壁会连续均匀沉积SRO薄膜，之后USG薄膜会在SRO薄膜上继续沉积，由于SRO薄膜在上顶盖上具有较好的粘附性，因而USG薄膜不容易从上顶盖上掉下来形成埋伏颗粒。但是，除了上顶盖之外，工艺腔室内还裸露许多部件与部件之间的交界面，例如：顶部喷嘴与上顶盖之间的交界面，以及边缘喷嘴与腔壁之间的交界面等。根据阶梯覆盖(StepCoverage)原理，阶梯覆盖取决于到达角度(Arrivingangle)和源材料的表面迁移率。喷嘴与上顶盖的材料相同，具有相同的表面迁移率，因此，相比上顶盖，喷嘴和上顶盖此类的交界处会成为薄膜沉积的薄弱位置，该位置不容易沉积薄膜。

此外，预积淀过程的高频等离子溅射工艺(HFsputter)能削去沉积表面黏附力不强的薄膜，使预积淀的薄膜更致密均匀，然而高频溅射工艺参数设定的过高对沉积薄膜会有一定的削薄作用。实际生产中，机台进行预积淀时，高频溅射工艺参数设定的时间过早，或设定的时间过长，都会导致上述薄弱位置的SRO薄膜过薄，甚至无SRO薄膜，导致预积淀工艺中后期的USG薄膜与HDP机台的上顶盖的结合力变弱，当预积淀工艺结束后，部分颗粒便从上顶盖或腔壁掉落至硅片上，完成沉积工艺后便形成了埋伏的颗粒。

综上，由于喷嘴和上顶盖的交界面本身难以沉积薄膜，加上设定的高频等离子溅射工艺参数过高对薄膜会有一定的削薄作用，导致HDP机台中的薄弱位置的SRO薄膜难以沉积，在硅片上形成埋伏颗粒，上述问题不仅大大降低了生产的效率和产能，同时也增加了生产风险控制的难度，严重时甚至造成产品的报废。

发明内容

本发明所要解决的技术问题是提供一种HDP工艺淀积STI薄膜时减少颗粒的方法，通过优化高频溅射工艺参数，增强SRO薄膜与工艺腔室内壁的粘附性，降低薄弱位置处USG薄膜掉落的概率，提高产品良率。

为了解决上述技术问题，本发明提供了一种HDP工艺淀积STI薄膜时减少颗粒的方法，其特征在于，包括以下步骤：

步骤S01，采用第一高频溅射功率值淀积富硅氧化物薄膜，其中，所述第一高频溅射功率值为0～1000W；

步骤S02，采用第二高频溅射功率值淀积未掺杂的硅玻璃薄膜，其中，所述第二高频溅射功率值为0～1000W；

步骤S03，采用第三高频溅射功率值继续淀积未掺杂的硅玻璃薄膜，其中，所述第三高频溅射功率值为1000～2500W。

优选的，采用第一高频溅射时间、第二高频溅射时间以及第三高频溅射时间的比值为1:8:1。

优选的，步骤S01中，采用第一高频溅射淀积富硅氧化物薄膜的时间为20～40S。

优选的，步骤S02中，采用第二高频溅射淀积未掺杂的硅玻璃薄膜的时间为100～160S。

优选的，步骤S03中，采用第三高频溅射淀积未掺杂的硅玻璃薄膜的时间为20～40S。