[发明专利]一种针对信号处理平台的重离子辐照试验测试系统在审
| 申请号: | 201510620830.9 | 申请日: | 2015-09-25 |
| 公开(公告)号: | CN105223493A | 公开(公告)日: | 2016-01-06 |
| 发明(设计)人: | 杨俊;王跃科;杨建伟;邢克飞;胡梅;何伟;杨道宁 | 申请(专利权)人: | 中国人民解放军国防科学技术大学 |
| 主分类号: | G01R31/307 | 分类号: | G01R31/307 |
| 代理公司: | 湖南兆弘专利事务所 43008 | 代理人: | 周长清 |
| 地址: | 410073 湖南省长沙市砚瓦池正街47*** | 国省代码: | 湖南;43 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 针对 信号 处理 平台 离子 辐照 试验 测试 系统 | ||
技术领域
本发明主要涉及到信号处理平台领域,特指一种针对信号处理平台的重离子辐照试验测试系统。
背景技术
随着CMOS工艺尺寸的缩小,工作在空间环境的集成电路受单粒子错误带来的失效问题影响愈来愈严重。未来数据中继卫星、宽带通讯卫星、遥感卫星、无线电侦察卫星、导航卫星、预警卫星等都需要性能强大的星载处理平台(OPP,On-boardProcessingPlatforms)以确保太空支援能力,这些星载处理平台主要由FPGA、DSP、ADC、DAC等芯片为主要元器件搭建。而这些大规模集成电路器件,尤其是SRAM-FPGA和DSP极易受空间单粒子效应的影响。空间单粒子效应的存在严重威胁着航天器的可靠性和工作寿命。
抗辐射专用宇航级芯片虽然有比较高的抗辐射性能,但是这些芯片普遍存在性能落后,远不能满足现代空间电子的高速、高容量、高性能的发展要求。所以,越来越多的国家和组织开始尝试在星载电子设备中采用性价比更高的商用现货器件,而这些器件如果不进行额外的抗辐射加固设计就更容易受到空间辐射的影响。加固设计后的芯片或星载信号处理平台需要经过抗单粒子性能试验来验证其防护效果,国内外公认的、最直接的方法是通过加速器加速重离子辐照芯片,获取器件的翻转数、功能失效数等,来评估其抗单粒子效应性能。
目前,针对单个芯片的试验系统已经出现,但是试验系统对试验过程的监控能力,对相关现象参数的测试能力仍然不够。试验系统大部分仅能针对单个芯片进行试验测试,而对于测试整个系统单粒子响应,或测试单个芯片单粒子效应对系统的影响方面均有欠缺;而且,这些试验系统每次试验都可能要重新更换芯片,重新设计架构,在试验系统架构上不够灵活,不具备完善多功能的体系结构。
发明内容
本发明要解决的技术问题就在于:针对现有技术存在的技术问题,本发明提供一种架构灵活、被测对象灵活、测试项多、数据传输速度快的针对信号处理平台的重离子辐照试验测试系统。
为解决上述技术问题,本发明采用以下技术方案:
一种针对信号处理平台的重离子辐照试验测试系统,包括:
上位机,用来负责数据接收、处理、存储、显示,以及试验流程控制;
供电管理单元,包括程控电源,程控电源与上位机连接,用来负责整个系统的供电,反馈系统和器件的电流给上位机;
FPGA+DSP信号处理单元,作为典型空间应用载荷信号处理平台,其中FPGA为SRAM-FPGA,作为重离子辐照试验的被测单元;
管理测试单元,包括一块FPGA,用来负责试验过程中的系统配置、数据采集和异常控制。
作为本发明的进一步改进:所述上位机与供电管理单元采用串口通信方式与电流测试单元进行通信,以实现电源开关控制和电流采集;所述供电管理单元用来提供数路可调电压输出,分别给管理测试单元、信号处理单元、运放回路供电。
作为本发明的进一步改进:所述管理测试单元包括一块FPGA、一块PROM、两个JTAG口及一个千兆网口芯片;所述两个JTAG口中的JTAG1直接给被测FPGA烧录程序或者给PROM烧录程序;所述PROM的并口8位数据输出直接连接到管理测试单元的FPGA之上,两个JTAG口中的JTAG2用来给管理测试单元的FPGA烧录程序;管理测试单元的FPGA与被测FPGA之间互连的通用IO数量为64位,管理测试单元中FPGA的15个通用I/O直接连接到被测FPGA的SelectMap程序烧录接口。
作为本发明的进一步改进:所述上位机包括数字信号功能参数显示单元、通信管理单元、实验过程控制单元以及电流值保存、显示、电源开关控制单元;所述数字信号功能参数显示单元用来实时显示和监控信号处理系统的状态参数;所述通信管理单元用来分别实现UDP连接通信、TCP连接通信、串口连接通信三种通信方式;所述实验过程控制单元用来实现实验过程中的操作。
作为本发明的进一步改进:所述被测SRAM-FPGA上携带一个双通道DAC芯片和两个ADC芯片;被测SRAM-FPGA的通用I/O与DSP芯片的HPI口及EMIF口相连接;通过管理测试单元中的FPGA经数字信号处理平台的FPGA和HPI口给DSP加载程序;FPGA+DSP信号处理单元中的FPGA与DSP都与管理测试单元中的FPGA之间有通用I/O的连接。
作为本发明的进一步改进:还设置信号抓取模块,用来采集被测FPGA配置电路信号,对管理测试单元采用16位数据总线,8位地址线,实现对SRAM-FPGA内部配置电路的信号进行采集。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国人民解放军国防科学技术大学,未经中国人民解放军国防科学技术大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510620830.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种烤箱的箱门拆卸结构
- 下一篇:一种整体式不锈钢电煮水壶





