[发明专利]具有接触插塞的半导体器件

权利要求书

1.一种半导体器件，包括：

衬底上的N型鳍和P型鳍；

第一栅电极，其被构造为与N型鳍交叉，并覆盖N型鳍的侧表面；

第二栅电极，其被构造为与P型鳍交叉，并覆盖P型鳍的侧表面；

第一源极/漏极，其位于N型鳍上，邻近于第一栅电极；

第二源极/漏极，其位于P型鳍上，邻近于第二栅电极；

缓冲层，其位于第二源极/漏极的表面上，该缓冲层包括不同于第二源极/漏极的材料；

层间绝缘层，其位于缓冲层和第一源极/漏极上；

第一插塞，其连接至第一源极/漏极，该第一插塞穿过层间绝缘层；以及

第二插塞，其连接至第二源极/漏极，该第二插塞穿过层间绝缘层和缓冲层。

2.根据权利要求1所述的半导体器件，其中，

第二源极/漏极的中心部分的水平宽度大于第二源极/漏极的下部的水平宽度，并且

缓冲层直接接触第二源极/漏极的下部。

3.根据权利要求1所述的半导体器件，其中，缓冲层包括相对于包括在第一源极/漏极的表面中的材料具有蚀刻选择性的材料。

4.根据权利要求1所述的半导体器件，其中，缓冲层包括锗(Ge)。

5.根据权利要求1所述的半导体器件，还包括：

位于第一源极/漏极与第一插塞之间的插塞离子注入区，

其中，插塞离子注入区中的P型杂质浓度大于第一源极/漏极中的P型杂质浓度。

6.根据权利要求5所述的半导体器件，其中，缓冲层的厚度大于插塞离子注入区的厚度。

7.根据权利要求1所述的半导体器件，其中，

缓冲层的厚度等于或大于3nm，并且

缓冲层的厚度小于层间绝缘层的厚度。

8.根据权利要求1所述的半导体器件，其中，

第一源极/漏极包括锗化硅(SiGe)和硅(Si)中的至少一个以及硼(B)和一氟化硼(BF)中的至少一个，并且

第二源极/漏极包括碳化硅(SiC)和硅(Si)中的至少一个以及磷(P)和砷(As)中的至少一个。

9.根据权利要求1所述的半导体器件，其中，第二插塞的下部的水平宽度大于第二插塞的中心部分的水平宽度。

10.根据权利要求1所述的半导体器件，还包括：

位于层间绝缘层下方的底切区，

其中，第二插塞延伸至底切区中并且接触缓冲层。

11.根据权利要求1所述的半导体器件，还包括：

第一金属硅化物层，其位于第一插塞与第一源极/漏极之间；以及

第二金属硅化物层，其位于第二插塞与第二源极/漏极之间。

12.一种半导体器件，包括：

衬底上的第一鳍，该第一鳍具有P型的第一导电类型；

第一栅电极，其被构造为与第一鳍交叉，并覆盖第一鳍的侧表面；

第一源极/漏极，其位于第一鳍上，并且邻近于第一栅电极，该第一源极/漏极具有N型的第二导电类型；

缓冲层，其位于第一源极/漏极的表面上，缓冲层包括不同于第一源极/漏极的材料；

层间绝缘层，其位于缓冲层上；以及

第一插塞，其连接至第一源极/漏极，第一插塞穿过层间绝缘层和缓冲层。