[发明专利]基于III-V族半导体材料的AC开关

说明书

背景技术

III-V族化合物是通过将选自元素周期表的第III族和第V族的元素组合所形成的化合物。III族元素包括硼(B)、铝(Al)、镓(Ga)、铟(In)和钛(Ti)。V族元素包括氮(N)、磷(P)、砷(As)、锑(Sb)和铋(Bi)。

诸如氮化镓(GaN)的III-V族化合物有时用作用于半导体器件的制造材料。例如，基于III-V半导体的(III-Vsemiconductorbased)半导体器件可以是如下的半导体器件：其至少部分地形成在沉积于半导体裸片衬底(例如硅(Si)衬底、碳化硅(SiC)衬底、或由展现了与Si或SiC类似的电学和化学特性的材料所制成的其他类似类型的衬底)顶部上的GaN层或其他III-V族半导体材料层内。

在半导体器件制造中使用诸如GaN的III-V族材料的一个主要优点在于，III-V半导体材料具有应变诱导的(strain-induced)压电电荷特性，其允许固有地具有低导通电阻(R_DSON)的导电沟道(例如二维电子气区域[2DEG])形成在III-V族半导体材料层内而并未对III-V族半导体材料层掺杂。通过消除对III-V族半导体材料层的掺杂的需求，降低了与基于III-V族半导体材料的半导体器件相关联的总的杂质散射效应，因此与其他半导体器件相比，允许本征载流子迁移率更容易地形成在导电沟道中。

不幸的是，III-V半导体材料层对于“陷阱”敏感。陷阱是由于与III-V族半导体材料相关联的潜在地较大的带隙而在III-V族半导体材料中形成的区域。与允许移动载流子行进通过相邻的导电沟道不同地，III-V半导体层倾向于通过从导电沟道俘获或拉出移动载流子、并且将该移动载流子保留在III-V族半导体层的陷阱内，而在导电沟道处造成“电流崩塌”。半导体器件的R_DSON直接正比于其俘获率以及电流崩塌的量。例如，电流崩塌可以使得基于III-V半导体的半导体器件以一百的因子而增大其额定R_DSON。至少部分地形成在设置在半导体本体的衬底顶部上的III-V族半导体层内的基于III-V半导体的半导体器件、尤其是基于GaN的半导体器件，可以具有比其他半导体器件反常地更高的陷阱率。得到的高R_DSON可以使得基于III-V半导体的半导体器件无法用于一些(如果不是所有的话)高电子迁移率效应晶体管(HEMT)应用。

发明内容

通常，本公开的电路和技术可以使得能够动态配置半导体裸片，以便于：在形成于单个共同衬底顶部上的III-V族半导体材料的层中防止电流崩塌；并且允许半导体裸片支持多个基于III-V半导体的半导体器件(例如用作双向开关)至少部分地形成并集成在III-V族半导体层内，以用于向AC负载供电。耦合结构(例如，作为半导体裸片的外部部件，或者集成在裸片自身上)可以确保半导体裸片的共同衬底耦合至可用的最低电位(例如双向开关的最低电位负载端子)。通过确保共同衬底的电位处于或者近似处于与可用最低电位相同的电位下(例如，在几伏内)，甚至当可用最低电位的位置改变时，耦合结构也动态地配置半导体裸片以将行进在导电沟道内的移动载流子排斥远离III-V半导体层的陷阱。

在一个示例中，功率电路包括半导体裸片，该半导体裸片包括共同衬底以及形成在该共同衬底顶部上的III-V族半导体层。至少一个双向开关器件至少部分地形成在III-V族半导体层内，并且该至少一个双向开关至少包括第一负载端子和第二负载端子。功率电路也包括耦合结构，该耦合结构配置用于将半导体裸片的共同衬底动态地耦合至在第一负载端子的第一电位和第二负载端子的第二电位之中的最低电位。

在另一示例中，半导体裸片包括共同衬底以及形成在该共同衬底顶部上的III-V族半导体层。半导体裸片也包括双向开关器件，该双向开关器件至少部分地形成在III-V族半导体层内，并且该双向开关器件至少具有第一负载端子和第二负载端子。半导体裸片也包括耦合结构，该耦合结构配置用于将共同衬底动态地耦合至第一负载端子的第一电位和第二负载端子的第二电位之中的最低电位。

在另一示例中，一种方法包括，操作半导体裸片，该半导体裸片包括共同衬底以及形成在该共同衬底顶部上的III-V族半导体层，其中至少一个双向开关器件至少部分地形成在III-V族半导体层内，该至少一个双向开关至少具有第一负载端子和第二负载端子。该方法还包括，将半导体裸片的共同衬底动态地耦合至第一负载端子的第一电位和第二负载端子的第二电位之中的最低电位。