[发明专利]一种占空比矫正电路

说明书

一种占空比矫正电路，用于矫正输入脉冲信号的占空比，包括：双向积分单元，用于对输入脉冲信号进行双向积分，输出双向积分信号；第一均值电路与第一电压电流转换电路，用于对输入脉冲信号进行均值运算并转换为对应的第一均值电流信号；第一反相器，用于输出所述输入脉冲信号的第一反相信号；第二均值电路与第二电压电流转换电路，用于对所述第一反相信号进行均值运算并转换为对应的第二均值电流信号；加权均值电路，用于对所述第一均值电流信号和第二均值电流信号进行加权均值运算；电压比较器，用于对所述双向积分信号与加权均值电压信号进行比较，输出矫正后的脉冲信号。所述占空比矫正电路结构稳定，矫正范围可达到25％至75％。

技术领域

本发明涉及占空比矫正技术，特别涉及一种占空比矫正电路。

背景技术

在数字电路中，时钟脉冲信号是时序逻辑的基础，它用于决定逻辑单元中的状态何时更新，数字电路中的数据变化一般都发生在时钟边沿到来时刻。而在半导体电路领域，人们会普遍要求类似DDR(Double Data Rate，双倍速率同步动态随机存储器)，还有PLL(Phase Locked Loop，锁相环)和CDR(Clock Data Recovery，时钟数据恢复电路)等电路的输出时钟信号有50％的占空比，以便在时钟上升沿和下降沿都能够采样数据，最大限度地提高数据传输的速度。所以，将占空比为非50％的脉冲时钟信号矫正为占空比为50％的脉冲时钟信号的占空比矫正电路被广泛研究。

现有技术中的占空比矫正电路多数采用脉冲宽度锁相环技术；请参阅图1，图1为现有的一种占空比矫正电路示意图。

输入脉冲时钟信号CLK经过粗调压控延迟线101产生延迟，经过第一脉冲陡化器102整形，再经过细调压控延迟线104产生信号CLK1；另一方面CLK直接经过第二脉冲陡化器103整形后产生信号CLK2，并与信号CLK1在脉冲宽度检测器105中进行比较，产生上升沿对齐的两个信号CLK_OUT1和CLK_OUT2，该两个信号分别经第一频率电压转换器106与第二频率电压转换器107处理，以产生与高电平宽度成正比的两个电压信号，经电压放大器108放大后的电压反馈至细调压控延迟线104，产生50％占空比的时钟信号OUT。

由于所述现有技术的占空比矫正电路结构为闭环，稳定性是个必须被考虑的问题。

发明内容

本发明解决的技术问题是提供一种占空比矫正电路，解决利用现有技术的占空比矫正电路由于闭环结构需要考虑电路稳定性的问题。

为解决上述技术问题，本发明实施例提供一种占空比矫正电路，用于矫正输入脉冲信号的占空比，所述占空比矫正电路包括：

双向积分单元，用于对输入脉冲信号进行双向积分，输出双向积分信号；

第一均值电路，用于对输入脉冲信号进行均值运算，输出第一均值电压信号；

第一电压电流转换电路，用于将所述第一均值电压信号转换为对应的第一均值电流信号；

第一反相器，用于输出所述输入脉冲信号的第一反相信号；

第二均值电路，用于对所述第一反相器输出的第一反相信号进行均值运算，输出第二均值电压信号；

第二电压电流转换电路，用于将所述第二均值电压信号转换为对应的第二均值电流信号；

加权均值电路，用于对所述第一均值电流信号和第二均值电流信号进行加权均值运算，以输出加权均值电压信号；

电压比较器，用于对所述双向积分信号与加权均值电压信号进行比较，输出矫正后的脉冲信号。