[发明专利]分光计电子显示系统

说明书

技术领域

本发明属于教学实验装置，具体涉及一种分光计显示系统，一种基于FPGA的能够采集、处理CameraLink视频信号，并支持VGA、CVBS两种视频接口的显示系统。

背景技术

分光计是大学物理实验教学的基本实验装置之一，用来观察光谱和测量折射率、光波波长和色散率等。分光计实验装置构造复杂，装置较为精密，调节难度大，调整过程对观测结果的精确度有一定影响，而操作者只能通过目镜单眼观察图像，可视化范围小，不方便观测，操作效率低，很难进行教学演示，长时间的小范围观测也容易导致操作者视觉疲劳。

对此有人曾提出将CCD相机通过连接器与分光计上的目镜固定连接，构成带有CCD摄像系统的分光计的方法，通过电脑显示屏观测图像的显示系统。在实际操作过程中该种系统存在成像含噪、图像模糊、测量时谱线区分度不高、移动性差等缺点，无法达到精确测量的要求。因此CCD采集的图像信息需要经过一定的处理才能达到实验需求。

本发明提出采用CameraLink接口的CCD相机，其视频信号具有高分辨率、高传输速度、图像处理灵活、通信协议简单、传输接口结构易于实现等优点，同时FPGA作为可编程逻辑器件具有高速处理数据的能力，可以利用其对采集的视频信号进行高速处理。该系统具有集成度高，设计修改灵活、成像显示清晰和便携性好等优点。

发明内容

为解决现有分光计存在的上述问题，本发明提供了一种分光计电子显示系统。

本发明解决其技术问题所采用的技术方案是：选用彩色CameraLink工业数字相机并搭配合适孔径、焦距的光学镜头，使用高性能的FPGA作为核心芯片搭建嵌入式系统平台处理相机数据。系统前端对相机输出的CameraLink信号进行采集并缓冲，在FPGA内部完成像素色彩空间的转换、图像滤波去噪点，系统后端通过CVBS接口和VGA接口双通道输出图像。在使用过程中根据显示的亮度效果，手动调节积分时间，由FPGA生成的控制电路模块通过CameraLink接口向相机发出控制指令，解决图像过饱和问题。

所述系统前端光学镜头与分光计目镜通过连接器固定连接；依据CameraLink协议编写相机串口通信程序，配置相机的工作模式；研究相机视频图像输出时序，根据视频控制信号采集相机输出的图像数据，将CameraLink接口中的同步信号以及视频信号接入FPGA中，连接至SDRAM控制模块，控制两片SDRAM进行乒乓操作，完成视频数据的缓存。SDRAM控制模块由输入模块、输出模块、寻址模块以及状态转换模块四个部分构成。输入模块中包括一个高速FIFO，根据同步信号判断视频数据中的有效数据，将有效数据输入FIFO中，进行高速视频数据的缓存；状态转换模块是一有限状态机，将其与两片SDRAM的WE、RAS、CAS、CS控制接口以及地址接口相连，两片SDRAM在其控制下完成模式寄存器的设置以及读写状态的转换；寻址模块为两组计数器，用于生成两组地址即读地址和写地址；在状态控制模块的控制下，写地址用于将视频数据从FIFO中读出并写入一片SDRAM，读地址用于对另一片SDRAM中数据的读出；读出的数据将通过输出模块高速输出。当一片SDRAM完成原有一帧数据的读操作（或写操作），同时另一片SDRAM完成对新一帧数据的写操作（或读操作）后，两片SDRAM将在状态转换模块的控制下进行读写状态的转换，这样在两片SDRAM的读写转换过程中完成一帧甚至多帧数据的缓存工作。