[发明专利]两点调制器及其延迟失配校准电路及相位顺序校准模块

权利要求书

1.一种延迟失配校准电路，用于对一两点调制器的低通支路和高通支路进行延迟匹配，该两点调制器包括一振荡器，其特征在于，该延迟失配校准电路包括：

分频器，用于对振荡器输出的差分信号进行分频，并获得多路时钟信号；

相位顺序校准模块，用于对所述分频器获得的多路时钟信号进行相位校准，并获得多路具有正确相位顺序的时钟信号；以及

并行相位旋转器，包括两个多路选择器，用于对所述多路具有正确相位顺序的时钟信号进行选择，并获得两路具有恒定相位差的时钟信号；

该两路具有恒定相位差的时钟信号分别控制触发所述两点调制器的低通支路和高通支路，使该低通支路和高通支路达到延迟匹配。

2.如权利要求1所述的延迟失配校准电路，其特征在于，所述分频器为八分频器，该八分频器对所述振荡器输出的差分信号进行八分频，并获得十六路时钟信号。

3.如权利要求1所述的延迟失配校准电路，其特征在于，所述相位顺序校准模块包括多个D触发器以及多级多路选择器，所述多个D触发器用于检测所述多路时钟信号的相位顺序关系，所述多级多路选择器用于对经过检测的多路时钟信号进行校准。

4.如权利要求2所述的延迟失配校准电路，其特征在于，所述八分频器获得的十六路时钟信号中相邻两路时钟信号的相位差为所述振荡器的半周期，所述两路具有恒定相位差的时钟信号的相位差最小也为该振荡器的半周期。

5.一种相位顺序校准模块，应用于一延迟失配校准电路中，该延迟失配校准电路用于对一两点调制器的低通支路和高通支路进行延迟匹配，该两点调制器具有一振荡器，所述延迟失配校准电路包括一分频器，用于对所述振荡器输出的差分信号进行分频，并获得多路时钟信号；其特征在于，所述相位顺序校准模块包括：

多个D触发器，用于检测所述分频器获得的多路时钟信号的相位顺序关系；以及

多级多路选择器，用于对经过检测的多路时钟信号进行校准。

6.如权利要求5所述的相位顺序校准模块，其特征在于，所述分频器为八分频器，该八分频器对所述振荡器输出的差分信号进行八分频，并获得十六路时钟信号；所述多级多路选择器分为第一级多路选择器和第二级多路选择器，所述十六路时钟信号首先由所述多个D触发器进行相位顺序的检测，然后由第一级多路选择器进行相位校准，获得两组具有正确顺序的时钟信号，每组包括八路时钟信号；该两组时钟信号再由所述多个D触发器再一次进行相位顺序检测，然后由第二级多路选择器进行相位校准，获得十六路具有正确顺序的时钟信号。

7.一种两点调制器，包括低通支路，高通支路，以及振荡器，其特征在于，所述低通支路具有延迟失配校准电路，该延迟失配校准电路包括：

分频器，用于对振荡器输出的差分信号进行分频，并获得多路时钟信号；

相位顺序校准模块，用于对所述分频器获得的多路时钟信号进行相位校准，并获得多路具有正确相位顺序的时钟信号；以及

并行相位旋转器，包括两个多路选择器，用于对所述多路具有正确相位顺序的时钟信号进行选择，并获得两路具有恒定相位差的时钟信号；

该两路具有恒定相位差的时钟信号分别控制触发所述两点调制器的低通支路和高通支路，使该低通支路和高通支路达到延迟匹配。

8.如权利要求7所述的两点调制器，其特征在于，所述分频器为八分频器，该八分频器对所述振荡器输出的差分信号进行八分频，并获得十六路时钟信号。

9.如权利要求7所述的两点调制器，其特征在于，所述相位顺序校准模块包括多个D触发器以及多级多路选择器，所述多个D触发器用于检测所述多路时钟信号的相位顺序关系，所述多级多路选择器用于对经过检测的多路时钟信号进行校准。

10.如权利要求8所述的两点调制器，其特征在于，所述八分频器获得的十六路时钟信号中相邻两路时钟信号的相位差为所述振荡器的半周期，所述两路具有恒定相位差的时钟信号的相位差最小也为该振荡器的半周期。