[发明专利]像素电路以及显示装置

说明书

技术领域

本发明是有关于一种像素电路，尤其是有关于一种液晶显示装置的像素电路。

背景技术

图1为传统液晶显示装置的像素电路的电路图。如图1所示，像素电路100包括晶体管11、液晶电容12以及储存电容13。晶体管11具有第一端11-1、第二端11-2以及控制端11-3。晶体管11的控制端11-3用以接收扫描信号Vscan，晶体管11的第一端11-1用以接收数据信号Vdata，晶体管11的第二端11-2电连接于液晶电容12的第一端12-1以及储存电容13的第一端13-1，液晶电容12的第二端12-2以及储存电容13的第二端13-2用以接收共同电位Vcom。当晶体管13的控制端13-3接收到扫描信号Vscan时会处于导通而将第一端13-1所接收的数据电位Vdata传送至液晶电容12的第一端12-1以及储存电容13的第一端13-1，此时液晶电容12以及储存电容13开始充电至数据电位Vdata，接着晶体管11处于截止，此时储存电容13具有稳定液晶电容12所储存的数据电位Vdata的作用。

承上述，随着制程技术的进步，液晶显示装置的解析度越来越高，画面更新的频率也越来越快，因此晶体管11接收扫描信号Vscan的频率变高且导通时间变短，这也使得液晶电容12以及储存电容13的充电频率变高且充电时间变短。液晶电容12充电的频率会影响其间的液晶分子所对应的介电系数，当充电频率越高时，介电系数会随着电场的快速变化而对应地变小，因此会使得其电容值下降。而当晶体管11停止切换时，电场不再快速地变化，因此液晶电容12的介电系数及电容值会回复到原有的值，这么一来会使得液晶电容12所储存的数据电位相对地降低，造成液晶显示装置的亮度下降。

图2为蓝相液晶的电容值与充电频率的关系图。如图2所示，横轴表示充电频率Hz，纵轴表示电容值pF，而曲线200为蓝相液晶(Blue Phase Liquid Crystal)的电容值变化曲线。一般来说，储存电容13可以帮助稳定液晶电容12所储存的数据电位，但是当在操作频率越高例如场序(Field Sequential)显示器，或是具有高介电系数的液晶材料例如蓝相液晶、铁电液晶(Ferroelectric LC)显示器时，需要具有较大电容值的储存电容13来帮助稳定液晶电容12所储存的数据电位，而此具有较大电容值的大面积储存电容13会造成开口率(Aperture Ratio)的下降而损失亮度。

发明内容

本发明提供一种像素电路，其可改善上述传统像素电路的缺陷。

本发明另提供一种具有上述像素电路的显示装置。

本发明提出的一种像素电路，包括扫描线、第一数据线、电源线、重置线、第一晶体管、第二晶体管、第三晶体管、第一电容以及液晶电容。扫描线用以提供扫描信号，第一数据线用以提供第一数据信号，电源线用以提供电源，重置线用以提供重置信号。第一晶体管具有控制端、第一端以及第二端，第一晶体管的控制端电耦接于扫描线以接收扫描信号，第一晶体管的第一端电耦接于第一数据线以接收第一数据信号。第一电容具有第一端以及第二端，第一电容的第一端电耦接于第一晶体管的第二端，第一电容的第二端用以接收参考电位。第二晶体管具有控制端、第一端以及第二端，第二晶体管的控制端电耦接于第一电容的第一端，第二晶体管的第一端电耦接于电源线以接收电源。液晶电容具有第一端以及第二端，液晶电容的第一端电耦接于第二晶体管的第二端。第三晶体管具有控制端、第一端以及第二端，第三晶体管的控制端电耦接于重置线以接收重置信号，第三晶体管的第一端电耦接于液晶电容的第一端，第三晶体管的第二端用以接收参考电位。

在本发明的实施例中，上述的像素电路用以依序操作于第一期间、第二期间以及第三期间。于第一期间，第一晶体管用以导通而将第一数据信号传送至第一电容以储存。于第二期间，第一晶体管用以处于截止，第二晶体管用以依据储存于第一电容的第一数据信号而导通，并依据电源以及第一数据信号而对液晶电容充电。于第三期间，第三晶体管用以处于导通并将液晶电容重置到参考电位。

本发明又提出一种显示装置，其包括多个上述的像素电路，且每一个像素电路所接收的重置信号为其所对应的扫描线的前一条扫描线所提供的扫描信号。

本发明实施例所提供的像素电路因采用了上述的电路架构，因此可以延长液晶电容的充放电时间，降低高频率操作对于液晶电容造成的影响。

附图说明

图1为传统液晶显示装置的像素电路的电路图；

图2为蓝相液晶的电容值与充电频率的关系图；

图3为本发明一实施例的像素电路的电路图；