[发明专利]基于压缩感知的CMOS图像传感器成像系统及方法

说明书

本发明提供一种基于压缩感知的CMOS图像传感器成像系统及方法，所述成像系统包括：像素阵列，用于将采集的光信号转换为电信号；时序控制模块，用于控制所述像素阵列的曝光时序；线性反馈移位寄存器，用于产生对应于像素阵列的每一个像素点的伪随机数序列，并基于所述伪随机数序列决定哪些像素点需要被求平均；Sigma‑delta模数转换器，用于依次对需要被求平均的像素点进行采样，对采样后的像素点进行求平均并进行量化。本发明成像速度提升的倍数与所选的压缩比有关，通过连续读取的次数来控制压缩比，所选择的压缩比越高，成像速度便越高，因此，本发明可以实现成像速度成倍提升。本发明结构简单，可以大大提高成像速度，在图像传感领域具有广泛的应用前景。

技术领域

本发明涉及一种CMOS图像传感器成像系统及方法，特别是涉及一种基于压缩感知的CMOS图像传感器成像系统及方法。

背景技术

高速视频信号作为科研、工程、军事以及娱乐等领域中一种重要观察手段在诸多高速运动场合已经得以广泛应用。在科研上，我们需要研究爆炸和碰撞等高速物理现象；在军事上，需要实时跟踪高速目标；在日常娱乐中，需要捕捉精彩体育瞬间。另外在未来人工智能领域，高速图像传感器作为机器的眼睛，其重要性不言而喻。

作为高速成像系统的核心器件，图像传感器质量的好坏直接决定着最终成像效果。目前图像传感器主要包括电荷耦合器件(CCD)和互补金属氧化物半导体(CMOS)两种典型结构。与CCD相比，CMOS图像传感器(CIS)则是把光线强弱转化为电流或者电压大小，而不是采用电荷量的多少来表征光信号。凭借多年来的迅猛发展，CIS的性能已经能得到大幅度提升，成像质量几乎可以与CCD抗衡，可算是后来居上。CIS有着诸多优势，具有成本低、功耗低、结构简单以及易于集成等优点。CIS可以在采集完信号之后便可以及时读出，并且与之相关的电路结构都可以直接集成在内部，这使得其在速度上明显优于CCD。

然而，高速CIS也面临着严峻的挑战，尽管光信号转换为电信号这一过程非常迅速，但电路工作速度制约着系统的整体工作速度。特别是在高速成像的情形下，CIS芯片需要在极短时间内存储大量数据以至于存储速度和空间是目前传统电路结构有待突破的一个最为关键的技术瓶颈。

传统CIS无法突破上述技术瓶颈的主要原因在于其信号的采样速度是建立在奈奎斯特采样定律之上的。奈奎斯特采样定律认为当采样频率大于两倍的信号频率时，信号可以被完全恢复。因此，图像的分辨率越大，或者信号本身达到的频率越高，所需的采样频率将达到极限。压缩感知技术则可以突破这一极限。根据压缩感知理论，当信号在某一基底上是稀疏的时候(非零系数远小于信号总数)，所需样本数会大大减小，远小于奈奎斯特样本数。

因此，本发明的目的在于提供一种基于压缩感知技术的CIS成像系统及其成像方法，以克服传统高速CIS所存在的技术瓶颈。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于压缩感知的CMOS图像传感器成像系统及方法，以克服传统高速CMOS图像传感器所面临的技术瓶颈，突破传统奈奎斯特采样定律的限制，从而实现成像速度成倍提升。

为实现上述目的及其他相关目的，本发明提供一种基于压缩感知的CMOS图像传感器成像系统，包括：像素阵列，用于将采集的光信号转换为电信号；时序控制模块，用于控制所述像素阵列的曝光时序；线性反馈移位寄存器，用于产生对应于像素阵列的每一个像素点的伪随机数序列，并基于所述伪随机数序列决定哪些像素点需要被求平均；以及Sigma-delta模数转换器，用于依次对需要被求平均的像素点进行采样，对采样后的像素点进行求平均并进行量化，获得观测结果。

作为本发明的基于压缩感知的CMOS图像传感器成像系统的一种优选方案，所述像素阵列包括多个像素子模块，每个像素子模块包括多个像素点，其中，每个像素子模块分配有一个独立的线性反馈移位寄存器和Sigma-delta模数转换器。