[发明专利]一种具有高电源抑制比特性的低压差线性稳压器

说明书

技术领域

本发明属于电子电路技术领域，具体的说涉及一种具有高电源抑制比特性的低压差线性稳压器。

背景技术

低压差线性稳压器(LowDropoutVoltageRegulator，LDR)作为现代电源管理芯片中不可缺少的一部分，其特点在于电路工作工程中没有BUCK的频繁开关动作，所以LDR的噪声非常小；且低压差线性稳压器的输出电压纹波小、电路结构简单、所用元器件较少、集成后芯片面积小。LDR的技术指标主要包括：压差、线性调整率、负载调整率、负载阶跃响应以及电源抑制比(PowerSupplyRejectionRatio，PSRR)等。

图1是传统的LDR结构图。由误差放大器A₁、PMOS管P1、NMOS管N1、功率管MP、电阻R1、R2、RL以及电容CP所组成。其中误差放大器A₁放大基准电压与输出电压的差值，最后反馈给NMOS管N1，从而调节功率管的栅极电压，进而控制对电容CP充放电的大小，达到稳定输出电压的目的。电源抑制比作为低压差线性稳压的一个参数，其直接表现为输出电压对电源的敏感程度。

这种结构主要存在两个缺点：第一，该电路采用大的电容，不利于集成。随着现代微电子技术的快速发展，芯片越来越集成化以及片上系统(SystemOnChip，SOC)的大量涌现，这要求芯片易于集成以满足社会发展的需求。第二，电源抑制比较低。比如，对于一些给射频电路供电的LDR在中高频处就需要很高的电源抑制比特性，这就要求我们进一步提高中高频的PSRR。

由于目前传统的LDR采用片外补偿的方法，其主极点的位置比较低，因此存在电路在中高频率处的电源抑制特性较差的问题。

发明内容

本发明所要解决的，就是针对上述问题，提出一种具有高电源抑制比特性的低压差线性稳压器。

为实现上述目的，本发明采用如下技术方案：

本发明的技术方案，一种具有高电源抑制比特性的低压差线性稳压器，如图2所示，包括高通滤波电路、RC补偿电路和输出级电路；所述高通滤波电路由第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第二电阻R2、第三电阻R3、第二电容C2和电流源I₁构成；所述第七PMOS管P7的源极接电源，其栅极和漏极互连，其栅极通过第二电阻R2后接第六PMOS管P6的栅极，其漏极接通过电流源I₁后接地；电流源I₁与第三电阻R3并联；第二电阻R2与第六PMOS管P6栅极的连接点通过第二电容C2后接地；第六PMOS管P6的源极接电源，其漏极接第五PMOS管P5的源极；第五PMOS管P5的漏接地；

所述RC补偿电路由误差放大器A₁、第一电阻R1和第一电容C1构成；误差放大器A₁的输出端接第五PMOS管P5的栅极，其正向输入端依次通过第一电阻R1和第一电容C1后接第五PMOS管P5的栅极，其负向输入端接基准电压；

所述输出级电路由功率PMOS管MP、第三电阻C3和第四电阻R4构成；功率POMS管MP的栅极接第六PMOS管P6漏极与第五PMOS管P5源极的连接点，其源极接电源，其漏极接误差放大器A₁的正向输入端；功率PMOS管MP漏极与误差放大器A₁正向输入端的连接点通过第三电容C3后接地；第三电容C3和第四电阻R4并联。