[发明专利]非易失性半导体存储装置及其控制方法

权利要求书

1.一种非易失性半导体存储装置，其特征在于，具备：

存储器单元阵列，其包括：构成为能够保持多个阈值电压分布的多个存储器单元及共同连接于多个所述存储器单元的栅的多条字线；和

控制电路，其执行对具有负的阈值电压的所述存储器单元施加正的多种阈值电压分布中最低的阈值电压分布中的阈值电压的写入工作，

所述存储器单元阵列具备：

半导体基板；

相对于所述半导体基板延伸于垂直方向，作为所述存储器单元的主体发挥作用的第一半导体层；

设置于所述第一半导体层的侧面，蓄积电荷的电荷蓄积层；和

设置为与所述第一半导体层一起夹着所述电荷蓄积层，作为所述存储器单元的栅及所述字线发挥作用的第一导电层，

所述控制电路，从控制器接受了使写入工作执行的第一执行指令之后，向所述字线执行所述写入工作，在所述写入工作的执行时从所述控制器接受了中断指令的情况下，中断所述写入工作，并在所述中断后从所述控制器接受了再次开始指令的情况下，再次开始所述写入工作，

所述控制电路，在所述中断后且所述再次开始前从所述控制器接受了状态指令的情况下，向所述控制器发送表示所述写入工作通过或失败的写入通过/失败信息及表示所述写入工作是否中断的信息。

2.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

所述控制电路，在对于预定的字线执行了所述写入工作之后，中断了所述写入工作的情况下，从所述预定的字线使所述写入工作再次开始。

3.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

还具备就绪/繁忙端子，

所述控制电路，接受了所述第一执行指令之后，向所述就绪/繁忙端子输出表示繁忙状态的信号，在所述中断后向所述就绪/繁忙端子输出表示就绪状态的信号，并在所述再次开始后向所述就绪/繁忙端子输出表示繁忙状态的信号。

4.根据权利要求3所述的非易失性半导体存储装置，其特征在于，

还具备输入输出电路，

所述控制电路，经由所述输入输出电路输出所述写入通过/失败信息及表示所述写入工作是否中断的信息。

5.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

所述控制电路，基于表示对于连接于所述字线的所述存储器单元的所述写入工作是否完成的中断信息再次开始所述写入工作。

6.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

还具备状态寄存器，

所述控制电路，使所述写入通过/失败信息保持于所述状态寄存器。

7.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

所述控制电路，在再次开始所述写入工作时，至少对于未执行所述写入工作的所述字线再次开始所述写入工作。

8.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

所述控制电路，在使所述写入工作再次开始之前，对于预定编号的字线，执行对连接于所述预定编号的字线的所述存储器单元的阈值是否设定为预定值进行判定的验证工作。

9.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

所述第一执行指令包括删除地址输入指令、地址数据和删除指令。

10.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

所述第一执行指令包括写入地址输入指令、地址数据和写入指令。

11.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

所述控制电路，在进行所述写入工作之前，执行删除工作。